简介
本参考手册向应用程序开发人员提供关于如何使用 STM32F05xxx 微控制器的内存和外设所涉 及的全部信息。
STM32F05xxx 是一个由不同存储容量、封装和外设配备的微控制器组成的微控制器家族。
关于型号信息、尺寸和器件的电气特性等详细数据请参考对应的数据手册（datasheet）。
关于 ARM CORTEX ™ -M0 内核的相关信息，请参考 Cortex-M0 技术参考手册。



1 文中的约定
1.1 寄存器描述中使用的缩写列表
寄存器的描述中使用了以下的缩写：




1.2 有关术语
本节给出本文档涉及到的部分缩写词的一个简洁定义：
● SWD: 为 Serial Wire Debug 的首字母缩写。其是 Cortex-M0 内核集成的一个调试口，是 基于 SWD 协议的 2 线调试接口。有关更详细的内容可参考 Cortex-M0 technical reference manual。
● Word: 字，32 位长的数据或指令长度。
● Half word: 半字，16 位长的数据或指令长度。
● Byte: 字节，8 位数据长度。
● IAP： in-application programming 的首字母缩写。直译为在应用编程，即用户程序可以更新自身的程序，从而达到应用升级。
● ICP： in-circuit programming 的首字母缩写。直译为在电路编程，即用户可通过应用板上 的 JTAG 口或 SWD 口对 MCU 的 FLASH 进行编程。
● Option bytes: 选项字节，保存在 Flash 中的 MCU 配置字节。
● OBL: option byte loader 的首字母缩写，选项字节装载器。
● AHB: advanced high-performance bus 的首字母缩写，直译为先进高性能总线。

1.3 可用的外设
有关该类 MCU 可用的外设及外设数量，请查阅相关器件的数据手册。Doc ID 018940 Rev 1

2 系统及存储器概述
2.1 系统架构
系统主要由以下几个模块组成 :
● 二个主模块 :
– Cortex-M0 内核及先进高性能总线 (AHB bus)
– 通用 DMA ( GP-DMA -- general-purpose DMA)
● 四个从模块 :
– 内部 SRAM
– 内部闪存存储器
– AHB 到 APB 的桥 , 所有的外设都挂在 APB 总线上
– 专门用于连接 GPIO 口的 AHB2
内部由一个多层 AHB 互联的系统总线结构图如图 1 所示：( 淡黄色部分为主模块，淡绿色部分为从模块 )





系统部线
此总线连接 Cortex-M0 内核的系统总线到总线矩阵，总线矩阵来协调内核和 DMA 间的总线访 问控制。
DMA 总线
此总线将 DMA 的 AHB 主控接口与总线矩阵相联，总线矩阵协调 CPU 和 DMA 到 SRAM、闪 存和外设的访问控制。
总线矩阵 (BusMatrix)
总线矩阵管理着内核系统总线与 DMA 总线的访问仲裁，总线矩阵由 2 个主模块总线 (CPU AHB、系统总线、DMA 总线 ) 及四个从模块总线 (FLIFT、SRAM、AHB2GPIO 和 AHB2APB 桥 ) 组成。
AHB 外设通过总线矩阵与系统总线相连，充许 DMA 访问。
AHB 到 APB 桥（AHB2APB bridges － APB)
AHB 到 APB 桥在 AHB 与 APB 总线间提供同步连接。
有关连接到桥的不同外设的地址映射请参考 表 2.2.2。
在每次复位之后，所有的外设时钟都关闭 ( 除了 SRAM 及 FLIFT 外 )。在用一个外设前，你必须打开相应的 RCC_AHBENR、RCC_APB2ENR 或 RCC_APB1ENR 寄存器中时钟使能位。
注： 当对 APB 寄存器进行 8 位或者 16 位访问时，该访问会被自动转换成 32 位的访问：桥会自动将 16 位或者 8 位的数据扩展以配合 32 位的宽度。

2.2 存储器组织
2.2.1 介绍
程序存储器，数据存储器，寄存器及 I/O 口统一编址，其线性地址空间达到 4G。
数据字节以小端格式存放在存储器中，一个字里的最低地址字节被认为是该字的最低有效字节，而最高地址字节是最高有效字节。
寻址空间分成 8 块，每块 512MB。
其他所有没有分配给片上存储器和外设的存储器空间都是保留的地址空间。详细请参考存储器映像和寄存器编址章节和外设章节。

2.2.2 存储器映像和寄存器编址
表 1 给出了 STM32F051xx 器件的存储器映像和寄存器编址。











完整版请查看：附件