看了编程手册关于MPU的使用仍然一头雾水,还是不知道如何配置MPU中的tex,C,B,S位
|
STM32F405rgt6 I2S DMA输入会造成卡死,这个芯片有BUG
USBX在F407上创建CDC不能正常使用
STM32F427ZGTx内部RTC秒及亚秒同步问题
有没有STM32F405RG参考设计
LSM6DS3TR-C静止情况下使用MotionFX固件算出的欧拉角周期性异常跳动
全球论坛无法登录
STM32F429使用FMC接口扩展SDRAM
用STM32F407做U盘拖拽升级,目前BootLoader和实现U盘,后面就不知道怎么操作了。
STM32上电后会多次进入所有打开的定时器回调函数中,如何避免这样的情况?
STM32F427VIT6这款芯片所支持的摄像头模组的列表有不?
微信公众号
手机版
本质上讲,类似资料都来自于ARM公司,如果可能,尽量到ARM网站搜索相关资料。
这里推荐下载ARM V7-M架构参考手册,里面有较为详细的介绍。其中有个表格
B3-13 有罗列 TEX/C/B的配置与相关存储属性的对应关系。
比方 TEX=000,C=0,B=0, Device memory type, sharable.
这里C 对应是否可以使用Cache,B是否支持Bufferabe,这个bufferable不太好理解,
ARM手册上也没做太多介绍。可以简单地大致理解为是否支持写操作时仍然运行代码。
若要深入理解它,可能需要阅读相关AXI协议、甚至指令系统。
一把来讲,strongly ordered Memory 不支持Cache,不支持bufferable, 默认共享。
Device memory 不支持Cache,但可以支持bufferable, 共享特性可配置。
Normal memory 支持Cacheable,bufferable,Sharable,均可配置。
ST公司提供的F7 H7系列的cube库文件里有不少例程可以参考,看看别人对于不同的
存储区,尤其外扩存储区怎么做存储类型的界定和属性配置的,去体会体会,找找感觉。
ST在这方面的资料,除了你提到的编程手册外,还有两个应用笔记AN4838 AN4839可以阅读。
谢谢指点!!!