$ n/ n$ M$ c' A5 @! f. h; g
% I- J$ D. x+ i有人使用STM32F4芯片验证SPI功能。当使用片内两个SPI模块基于中断方式进行收发时，发现总是出现接收数据丢失的情况，貌似总丢失末尾2个数据。代码使用HAL库提供的API函数。这是怎么回事呢？
# o2 `- a* u0 G- q7 P2 n* L- h
我拿STM32F407开发板进行验证测试。使用SPI1做发送，SPI3做接收，都使用中断方式。

; \5 a; h, \' e6 D

6 S# L) C8 |- n很快重现了问题现象，即发生接收数据丢失的情形。见下图验证结果，发了8个数据，只收到6个数据。
2 i" B$ ^% A7 Y/ c% _7 A


现在是同一颗芯片，即同一CPU基于中断方式完成收发。怀疑会不会是不同SPI收发模块中断优先级的安排不合理导致的问题。如果二者优先级一样的话，这里的发送中断往往先于接收中断的产生，势必会出现接收不及时的情形。通过对代码跟踪调试，也的确发现了SPI接收溢出的现象，即接收数据提取不及时。
  r1 P; ~: {; h4 P8 B0 ]6 P, }9 q

1 G& i; b8 k: I6 y" s7 X5 `
! T/ i% a. @; S9 m; [* `" `这样分析下来，感觉数据丢失应该跟通信速率有关，丢失数据的多少不应该固定。于是，我大幅度提升SPI通信速率再行测试，果真丢失的数据更多了。见下图测试结果，发8个数据只收到1个数据。【前面测试时SPI波特率是5.25Mb/s,现在改为21Mb/s了】

( x$ i% c! X) L' `5 m/ @
% _; ]) h2 m2 r9 z
) P5 N" R* `6 L' Z. ~: L- ?; C我将SPI3接收中断的优先级调得比SPI1发送中断的还高，如下图所示。

) e: _2 t, U" ~+ X- l
; V) {: f6 g7 O# j4 M0 F- a
/ k6 h3 }6 v( k5 p- f& w基于重新调整中断优先级后的代码再做测试，结果就完全正常了。
5 I$ A, ]5 ?- s' y# X
3 L, {8 l' E6 t, w- `+ b
7 y* s: L5 j8 G* ^- s6 a( r
/ I$ G5 m6 T; o* {* ]当然，我们还可以有其它灵活处理的办法。比方发送用中断，接收用DMA，或者发送用轮训，接收用中断或DMA，或者都用DMA方式也行。

这里的核心问题是中断优先级没有合理安排好。STM32 ARM核中断的内容不多，不过内容不多的东西往往意味着使用上更为灵活。好，今天的话题就分享到这里。
! f7 X+ B% z. L  A' Y1 r4 m
转载自： 茶话MCU
如有侵权请联系删除
, O" g# C/ J$ B4 f

& A2 l6 W9 Q# S# a- k' V7 Z! ~