1. 前言
0 O) L" Z# G1 l8 |& H& R) \除0操作属于错误操作，在ARM Cortex-M平台上会有相应的报错机制。但这边会涉及到整型数的除0以及浮点数的除0，另外还会涉及错误产生后的报错机制，是中断还是错误位，本文会对这个报错机制加以说明。使用STM32H723做为测试芯片。

2. 整形数除0操作报错
( w' }$ o* w- T0 t8 O& m

默认情况下，STM32H723对整形数的除0操作，会忽略掉错误，原因在于默认情况下 SCB->CCR寄存器默认配置中这个除0操作是非捕获状态，如果想要系统报错，需要把 DIV_0_TRP这个位置1，这样，当执行除0操作的时候会进入hardfault，并且有标志位产生。

▲ 图1. SCB CCR默认地址和复位初值

▲ 图2. DIV_0_TRP位于bit4

▲ 图3. DIV_0_TRP参数说明

测试执行整型数除0操作代码。

1. /* Enable System clock */
   
2. __HAL_RCC_SYSCFG_CLK_ENABLE();
   
3. /* Enable DIV_0_TRP */
   9 B% v2 _* J1 ?  z% b1 M
4. SCB->CCR |= (1<<4);
   & H6 g- [, i# n. b5 M7 J/ c
5. /* Div value set to 0 */
   - N% h- }: F! f  r0 [5 Q
6. IDiv = 0;
   * Q) T& y& H6 X* I" d+ X2 A) M
7. /* Exctue div 0 */
   $ I( J& F5 h% M+ j
8. Iout = Iin/IDiv;

复制代码

▲ 图4. Fault Report-除0错误

▲ 图5. 查看进入Hardfault的程序位置

▲ 图6. 找到因为除0导致的进入Hardfault

& P4 K8 Q3 @/ J  _) ]3. 浮点数除0的报错机制
3 ]7 z; H. h9 y. d9 l+ F: Q浮点数的除0操作，没有专门的Hardfault触发机制，也就不能产生中断，只能通过对FPU单元的读取进行判别，而且在调试模式下，通过IAR读取寄存器的结果是正确的，而通过Keil的读取会有错误，实际已经发生了浮点除0操作，但Keil的FPU->SCR寄存器DZC没有置位。
/ {6 Z- K% S4 s3 n7 m5 B) M

▲ 图7. FPSCR寄存器

执行浮点除0的测试代码：

1. static volatile float fin = 0.9f,fout,fdiv;
   5 B+ j2 c2 Q( v; A0 G
2. static volatile uint16_t Mark;
   
3. /* Div value set to 0 */
   
4. fdiv = 0.0f;
   * m9 G; W* W1 B. E8 j& r
5. /* Exctue float div 0 */
   0 R1 J  X/ T( B$ T: g- [& v
6. fout  = fin/fdiv;
   
7. /* Get wrong mask value */
   
8. Mark = __get_FPSCR();

复制代码

▲ 图8. IAR的浮点除0后DZC标志位置位

! k0 c! Q- C' I" z7 F, N& C
$ d% e- l. s8 F# F' d

▲ 图9. Keil浮点除0后DZC标志位有误

读取FPSCR寄存器，返回错误码0x02（除0操作）。
0 o6 N0 I# K& q: n* Q& c
( b* p0 f; f+ R- R

▲ 图10. 读取FPSCR

" }* k9 M! S7 N0 j4. 结论
本文通过对除0操作的报错机制做细致说明，可以看到整型除0可以有Hardfault的中断产生，而浮点的除0只能通过标志位判别，实际使用过程中尽量避免这种错误的操作。

0 V8 w: {) \6 w8 @7 e8 i. i; Z1 X
; ?/ c. p+ |; @- G( Q6 f6 n4 Z6 @; E$ g$ K

▼▼▼

点击按钮下载《Cortex-M核除0操作的报错机制话题》原文档。
: u2 ]8 u, K/ j' B7 o' z! @ LAT1423_Cortex-M核除0操作的报错机制话题_v1.0.pdf (515.22 KB, 下载次数: 0)

2025-2-6 09:09 上传

点击文件名下载附件

6 q: d2 C  E- }, x  K; ~- O- |