' p3 e2 n' q9 C+ N# Q# E! c& w
& ]' M9 q3 v- d6 Y) t1. 前言
/ ^$ B8 `) H9 _; [除0操作属于错误操作，在ARM Cortex-M平台上会有相应的报错机制。但这边会涉及到整型数的除0以及浮点数的除0，另外还会涉及错误产生后的报错机制，是中断还是错误位，本文会对这个报错机制加以说明。使用STM32H723做为测试芯片。

2. 整形数除0操作报错

默认情况下，STM32H723对整形数的除0操作，会忽略掉错误，原因在于默认情况下 SCB->CCR寄存器默认配置中这个除0操作是非捕获状态，如果想要系统报错，需要把 DIV_0_TRP这个位置1，这样，当执行除0操作的时候会进入hardfault，并且有标志位产生。

▲ 图1. SCB CCR默认地址和复位初值

▲ 图2. DIV_0_TRP位于bit4

0 f7 t' J& e7 a# p7 r! G

▲ 图3. DIV_0_TRP参数说明

: U* _0 f3 X5 C( {/ i+ R测试执行整型数除0操作代码。

1. /* Enable System clock */
   
2. __HAL_RCC_SYSCFG_CLK_ENABLE();
   
3. /* Enable DIV_0_TRP */
   , s: J/ k# Z. B5 l4 J
4. SCB->CCR |= (1<<4);
   
5. /* Div value set to 0 */
   # H) Z8 A$ i- T) e$ G
6. IDiv = 0;
   2 N& K. G; \2 Z4 O9 y
7. /* Exctue div 0 */
   
8. Iout = Iin/IDiv;

复制代码

▲ 图4. Fault Report-除0错误

▲ 图5. 查看进入Hardfault的程序位置

& t+ P( G! {0 t" W

▲ 图6. 找到因为除0导致的进入Hardfault

. E$ o) B) O" N* x+ ?3. 浮点数除0的报错机制
1 m& ^2 U+ t( Q5 h' [3 ~' Y5 d浮点数的除0操作，没有专门的Hardfault触发机制，也就不能产生中断，只能通过对FPU单元的读取进行判别，而且在调试模式下，通过IAR读取寄存器的结果是正确的，而通过Keil的读取会有错误，实际已经发生了浮点除0操作，但Keil的FPU->SCR寄存器DZC没有置位。
- Y" s) k% ~5 C" c! C

▲ 图7. FPSCR寄存器

执行浮点除0的测试代码：

1. static volatile float fin = 0.9f,fout,fdiv;
   
2. static volatile uint16_t Mark;
   
3. /* Div value set to 0 */
   
4. fdiv = 0.0f;
   
5. /* Exctue float div 0 */
   + a+ \+ k* H# `+ N7 F4 v/ p6 D1 M
6. fout  = fin/fdiv;
   
7. /* Get wrong mask value */
   9 u8 d: V5 v; u3 P  k1 |$ p
8. Mark = __get_FPSCR();

复制代码

▲ 图8. IAR的浮点除0后DZC标志位置位

▲ 图9. Keil浮点除0后DZC标志位有误

. M# u$ a1 }: Y0 e读取FPSCR寄存器，返回错误码0x02（除0操作）。
( K: y5 k( Z+ ~+ l! w
" H) _8 y1 ]5 S/ J
. v7 a% E+ ^9 I1 X+ }$ {

▲ 图10. 读取FPSCR

: R3 I3 A/ Q6 d  w" q4. 结论
5 Q  c$ ~7 d$ t: c. K本文通过对除0操作的报错机制做细致说明，可以看到整型除0可以有Hardfault的中断产生，而浮点的除0只能通过标志位判别，实际使用过程中尽量避免这种错误的操作。
6 n1 o: w6 b+ A
% s/ ]% d/ T# D2 O9 b% g
2 V0 U5 {5 m, T+ C

▼▼▼

点击按钮下载《Cortex-M核除0操作的报错机制话题》原文档。
9 A( _! L' T: R LAT1423_Cortex-M核除0操作的报错机制话题_v1.0.pdf (515.22 KB, 下载次数: 0)

2025-2-6 09:09 上传

点击文件名下载附件
' _; B3 N1 O! m' ]+ T3 t