0 z$ H3 o8 r. v" y1. 前言
# d  E8 l1 H7 m除0操作属于错误操作，在ARM Cortex-M平台上会有相应的报错机制。但这边会涉及到整型数的除0以及浮点数的除0，另外还会涉及错误产生后的报错机制，是中断还是错误位，本文会对这个报错机制加以说明。使用STM32H723做为测试芯片。

- O5 W3 c! M- m2 ^% ~2. 整形数除0操作报错

默认情况下，STM32H723对整形数的除0操作，会忽略掉错误，原因在于默认情况下 SCB->CCR寄存器默认配置中这个除0操作是非捕获状态，如果想要系统报错，需要把 DIV_0_TRP这个位置1，这样，当执行除0操作的时候会进入hardfault，并且有标志位产生。

▲ 图1. SCB CCR默认地址和复位初值

▲ 图2. DIV_0_TRP位于bit4

( T$ {+ [2 L5 q  x3 H

▲ 图3. DIV_0_TRP参数说明

8 r0 {8 x: n/ h* C# @  z& v/ q8 y  K测试执行整型数除0操作代码。
8 ?9 f) {5 i/ V# U- L/ b% ~

1. /* Enable System clock */
   - w! O1 W7 G! |0 q; x( ?- q3 P3 R
2. __HAL_RCC_SYSCFG_CLK_ENABLE();
   ) b+ B4 Z3 i& f- G" {
3. /* Enable DIV_0_TRP */
   . z# r$ l/ p# W1 h* S
4. SCB->CCR |= (1<<4);
   
5. /* Div value set to 0 */
   8 ?0 H4 v; _* D* t" A
6. IDiv = 0;
   
7. /* Exctue div 0 */
   3 z; [6 B( j/ M+ ^
8. Iout = Iin/IDiv;

复制代码

▲ 图4. Fault Report-除0错误

▲ 图5. 查看进入Hardfault的程序位置

% P% e2 q: p1 q" J& d' Z) O( a& l

▲ 图6. 找到因为除0导致的进入Hardfault

3. 浮点数除0的报错机制
浮点数的除0操作，没有专门的Hardfault触发机制，也就不能产生中断，只能通过对FPU单元的读取进行判别，而且在调试模式下，通过IAR读取寄存器的结果是正确的，而通过Keil的读取会有错误，实际已经发生了浮点除0操作，但Keil的FPU->SCR寄存器DZC没有置位。
% j* A( G# ?" q" X

▲ 图7. FPSCR寄存器

执行浮点除0的测试代码：

1. static volatile float fin = 0.9f,fout,fdiv;
   
2. static volatile uint16_t Mark;
   " Q) C, T  n. G7 [$ o! k
3. /* Div value set to 0 */
   
4. fdiv = 0.0f;
   
5. /* Exctue float div 0 */
   0 ]- `) |/ c1 z* V9 K' B! t7 V: O
6. fout  = fin/fdiv;
   # X) [6 p6 a& i1 _5 O
7. /* Get wrong mask value */
   7 n4 q) `! P3 w
8. Mark = __get_FPSCR();

复制代码

! U) [5 ^  i" g: W7 M% @9 g& b& E! U

▲ 图8. IAR的浮点除0后DZC标志位置位

9 P! t) H" I5 R0 i: f

▲ 图9. Keil浮点除0后DZC标志位有误

4 k4 k) n! R: o7 U- a" a
# ~, ?! B5 S3 k读取FPSCR寄存器，返回错误码0x02（除0操作）。
1 c0 ?! p6 X, y1 _& I

▲ 图10. 读取FPSCR

4 N) e8 s  Y: i, a! `. P4 O8 {5 _

% ?# O/ p3 A' M$ j! N/ M0 [
4. 结论
本文通过对除0操作的报错机制做细致说明，可以看到整型除0可以有Hardfault的中断产生，而浮点的除0只能通过标志位判别，实际使用过程中尽量避免这种错误的操作。
6 v5 b+ h" Z% q! f! m

▼▼▼

点击按钮下载《Cortex-M核除0操作的报错机制话题》原文档。
LAT1423_Cortex-M核除0操作的报错机制话题_v1.0.pdf (515.22 KB, 下载次数: 0)

2025-2-6 09:09 上传

点击文件名下载附件