25.1 初学者重要提示
  TCM : Tightly-Coupled Memory 紧密耦合内存 。ITCM用于指令，DTCM用于数据，特点是跟内核速度一样，而片上RAM的速度基本都达不到这个速度。
  特别注意本章25.5小节里面各块RAM的DMA操作问题。

25.2 各块RAM在总线中的位置
0 o' z4 i( |) X- ?2 H. ]这个知识点在前面章节做过介绍，本章再次梳理下这个知识点。

( i$ f4 w" g1 P" m" F' b/ h; H
这个图可以方便识别总线所外挂的外设，共分为三个域：D1 Domain，D2 Domain和D3 Domain。
2 e2 x, X8 V9 N
1、  ITCM和DTCM

. ]5 ^& U& @( b" {) G* M3 o( x* E这两个是直连CPU的。
; s9 @! ]0 u1 X" p6 p- k
2、  D1 Domain
; d: `4 _' v% l2 |7 B  B6 g
- Q' m3 R; G0 w; P$ y' fD1域中的各个外设是挂在64位A**线组成6*7的矩阵上。
( S( ?4 `) C" P1 |) D4 c
" h* |7 }8 j0 m/ v1 S  6个从接口端ASIB1到ASIB6
4 e0 w( G0 t- T3 M  G4 D外接的主控是LTDC，DMA2D，MDMA，SDMMC1，AXIM和D2-to-D1 AHB 总线。

  7个主接口端AMIB1到AMIB7
/ }. m$ x0 v7 v9 [. s* w5 w外接的从设备是AHB3总线，Flash A，Flash B，FMC总线，QSPI和AXI SRAM。另外AHB3也是由A**线分支出来的，然后再由AHB3分支出APB3总线。
5 n1 K% ^( _, F+ D3 d: o
' k# M" m& l' }, W3、  D2 Domain
8 \) X8 _+ b: }1 b5 I9 y1 K
( i' g! P/ Y& n- B/ y( t' ZD2域的各个外设是挂在32位AHB总线组成10*9的矩阵上。

  10个从接口
外接的主控是D1-to-D2 AHB 总线，AHBP总线，DMA1，DMA2，Ethernet MAC，SDMMC2，USB HS1和USB HS2。

  9个主接口
* X! ^' X1 Y+ B3 t4 ?5 e# _# q外接的从设备是SRAM1，SRMA2，SRAM3，AHB1，AHB2，APB1，APB2，D2-to-D1 AHB总线和D2-to-D3 AHB总线。

% x. h1 [  T0 q& h) ?% l4、  D3 Domain

: {& Z" f6 D$ y; m! U2 LD3域的各个外设是挂在32位AHB总线组成3*2的矩阵上。

3 x% J5 R' n* [( t6 Q& O 3个从接口
外接的主控D1-to-D3 AHB总线，D2-to-D3 AHB总线和BDMA。
, {, @1 q8 W: `
; W, a* p; X* m# ]! P; T- |' v 2个主接口
外接的从设备是AHB4，SRAM4和Bckp SRAM。另外AHB4也是这个总线矩阵分支出来的，然后再由AHB4分支出APB4总线
1 ?7 |, D- M# I2 E! G, G
8 `6 [; y% ]; D2 S$ T25.3 各块RAM特性
各块RAM的特性对比如下，特别注意他们支持的最大速度和容量大小。

/ r3 x/ b; J' @5 `' l  T: Z  TCM区
! a) a. z0 _, E7 c, y, J8 }8 }8 ITCM : Tightly-Coupled Memory 紧密耦合内存 。ITCM用于运行指令，也就是程序代码，DTCM用于数据存取，特点是跟内核速度一样，而片上RAM的速度基本都达不到这个速度，所以有降频处理。

* b* L; j7 F' {0 [) X" D速度：400MHz。
+ p- |8 z: o) Z% |
DTCM地址：0x2000 0000，大小128KB。
* M" N! _* ?2 W: d9 ^
ITCM地址：0x0000 0000，大小64KB。

  AXI SRAM区
. j+ |$ l! |; ^: v0 G) h  c$ W9 X位于D1域，数据带宽是64bit，挂在A**线上。除了D3域中的BDMB主控不能访问，其它都可以访问此RAM区。
" A; O  Z, y7 x, ?9 d4 W) k$ X
速度：200MHz。

7 Q% N0 ~; ~7 C6 r5 f% z地址：0x2400 0000，大小512KB。
- a# u1 E- G# l: N/ `" p
用途：用途不限，可以用于用户应用数据存储或者LCD显存。

  SRAM1，SRAM2和SRAM3区
) W1 H) P/ f2 x! b& t, B8 G; M# J3 R- g位于D2域，数据带宽是32bit，挂在AHB总线上。除了D3域中的BDMB主控不能访问这三块SRAM，其它都可以访问这几个RAM区。

速度：200MHz。
' P: f( W% a3 w0 w
SRAM1：地址0x3000 0000，大小128KB，用途不限，可用于D2域中的DMA缓冲，也可以当D1域断电后用于运行程序代码。
3 W) K: h* M4 D: S3 n+ X
& ]. q2 b4 J6 x; d4 z+ ESRAM2：地址0x3002 0000，大小128KB，用途不限，可用于D2域中的DMA缓冲，也可以用于用户数据存取。

SRAM3：地址0x3004 0000，大小32KB，用途不限，主要用于以太网和USB的缓冲。

  SRAM4区
7 f6 q3 `/ v) G2 H位于D3域，数据带宽是32bit，挂在AHB总线上，大部分主控都能访这块SRAM区。
* u" I, a+ U1 I1 h
速度：200MHz。

( d( i/ C0 l* ^/ Q! O+ a地址：0x3800 0000，大小64KB。
" V) [/ b  e6 f" f
用途：用途不限，可以用于D3域中的DMA缓冲，也可以当D1和D2域进入DStandby待机方式后，继续保存用户数据。

$ z& m0 {; C, \" F$ T: X( l' R  Backup SRAM区
备份RAM区，位于D3域，数据带宽是32bit，挂在AHB总线上，大部分主控都能访问这块SRAM区。

' q4 j9 {) u3 S速度：200MHz。
- u  j! Q  w& g+ @, U+ O! u8 ^
  ?' C  b5 i4 Z地址：0x3880 0000，大小4KB。
+ ]! |* R" y% }7 z
用途：用途不限，主要用于系统进入低功耗模式后，继续保存数据（Vbat引脚外接电池）。
6 ~# D- w8 j0 O1 @( w% z
# e. w. z& z7 [( o- g25.4 各块RAM的时钟问题
9 A& M( l$ G2 ^; D正常情况下，系统上电后，CPU要访问的外设是需要使能对应的时钟位，但是下面这几个，CPU上电即可访问，而且芯片没有对应的寄存器使能位。
1 [1 |, G1 }$ O% `$ ~, ?; r5 X
: W( u! l$ ^* U0 V+ y

/ A. b- }2 U, g4 {也就是说AXI SRAM，SRAM4，ITCM和DTCM可以在上电后直接使用。而SRAM1，SRAM2，SRAM3是需要使能的，但是实际测试发现，不使能也可以正常使用。不过，建议用到时候开启下时钟，防止意想不到的问题发生。
/ C1 d- p( z- e$ m! G$ ]
4 K, N5 {4 W5 t: X- I4 n6 K& {对于V7板子配套的例子，在bsp.c文件的函数SystemClock_Config末尾做了个条件编译，大家可以根据需要来开启这三个时钟：
5 U+ V' p4 _* L! J

1. #if 0
   6 W1 o  I2 o+ S; ], Y
2.         __HAL_RCC_D2SRAM1_CLK_ENABLE();
   
3.         __HAL_RCC_D2SRAM2_CLK_ENABLE();
   
4.         __HAL_RCC_D2SRAM3_CLK_ENABLE();
     F6 F* ~5 n7 H7 i7 n
5. #endif

复制代码

25.5 各块RAM的DMA问题
了解这个问题之前，要先看下面的Bus Master总线主控端和Bus Slave设备端的控制互联：
) v0 D3 u# W% k; M3 d; G# C. Q

  加粗字体是64位总线（ITCM，DTCM，Flash A，Flash，AXI SRAM，FMC等），普通字体是32位总线。
  访问通路（每个小方块里面的字符）
    任何有数字的表示有访问通路。

    短横杠“-”表示不可访问。
6 U) F/ R0 R+ v+ X
) H+ M. z7 n% J    有灰色阴影的表示有实用价值的访问通路。
/ a3 H% G' j+ T, s+ i+ ?% _4 ^% J
  表格中具体数值所代表的含义
    D=direct,

    1=via AXI bus matrix,
5 U2 ]  G1 ^  C1 t. Z, C
    2=via AHB bus matrix in D2,
+ w6 q, r6 `" v% e$ a  `
    3=via AHB bus matrix in D3,
4 R: Y* S) _$ H! J1 ^
    4=via AHB/APB bridge in D1,

    5=via AHB/APB bridge in D2,
8 G4 C! B) K& ]! |, y: s
    6=via AHB/APB bridge in D3,

* ]# `) ?" s+ F. l0 k    7=via AHBS bus of Cortex-M7,
& x& v. p! ?3 Q4 i- j
    多个数值组合 = 互连路径以数字的顺序经过多个矩阵或/和桥。
  z* K- ^- R+ e% |2 R( v5 G
  总线访问类型
普通字体表示32位总线。

8 K7 w: w$ c3 ?" W, h斜体表示32位总线主机端/ 64位总线从机端。
# C6 n3 t6 f- Z
7 D, }1 q- l( ^' L粗体表示64位总线。
3 h) E& V* h* l% w( `+ D7 N& L2 h1 E
通过这个总线互联图，要了解到下面三个重要知识点：

  DTCM和ITCM不支持DMA1，DMA2和BDMA，仅支持MDMA。
  AXI SRAM，SRAM1，SRAM2，SRAM3不支持BDMA，支持MDMA，DMA1和DMA2。
  SRAM4支持所有DMA，即MDMA，DMA1，DMA2和BDMA。
% l* @) A' Q8 D: C- q0 [
25.6 实际工程推荐的RAM分配方案
6 f. `6 @3 j4 E) h鉴于DTCM是400MHz的，而其它的RAM都是200MHz，推荐工程的主RAM空间采用TCM，而其它需要大RAM或者DMA的场合，使用剩余RAM空间。
, D4 `/ i+ s6 z! u$ n
/ k1 X4 O% B$ W7 x本教程配套的例子基本都是采用的这个方案，让TCM的性能得到最大发挥。

8 \+ l4 m% ^5 h3 l25.7 总结
本章节就为大家讲解这么多，通过本章节主要是为后面三个章节的学习做铺垫。



: g9 O0 b2 z2 N# I9 w  J; [