STM32H7 + LWIP 能收包却 ping 超时一站式排查表 症状：网口灯闪、MCU 能进接收中断、Wireshark 能看到 ICMP Echo-reply，但主机依旧“Request timeout”。 1. 校验和（Checksum）→ 90 % 踩坑点 表格复制 现象 Wireshark 展开 ICMP 协议树，Checksum = 0x0000 或非法值 根因 MAC 硬件自动清零 + lwIP 未同步使能 HW checksum offload 验证 抓包看 ICMP Checksum 字段 修复 1. 使能 MAC 发送硬件校验和<br/>2. 让 lwIP 把校验工作交给硬件 c复制 /* 1. 在 ETH 初始化处 */ heth.Init.TxConfig = ETH_TXCONFIG_CHECKSUMOFFLOAD; // H7 寄存器位 /* 2. 在 lwipopts.h */ #define CHECKSUM_BY_HARDWARE 1 #define CHECKSUM_GEN_ICMP 1 #define CHECKSUM_CHECK_ICMP 1 老版本 icmp.c 需手动把 iecho->chksum = 0; 保留，防止软件提前填充。 2. ARP / IP 冲突 表格复制 现象 第一次 1-2 个包能通，之后全部超时 验证 arp -a 看目标 IP 对应的 MAC 是否等于板子 MAC 解决 arp -d <IP> 清缓存；给板子分配唯一 IP；必要时发 Gratuitous ARP 3. Cache 污染（D-Cache 与 DMA 不一致） 表格复制 现象 大包 1500 B 必现超时；开-O2 优化后必现 验证 把待发缓冲区打印出来与 Wireshark 对比，内容不一致即命中 解决 方法 A：MPU 把描述符 & pbuf 区设为 Device/Strongly-ordered<br/>方法 B：在发送/接收处手动 Clean / Invalidate c复制 /* 发送前 */ SCB_CleanDCache_by_Addr((uint32_t *)p->payload, p->len); /* 接收后 */ SCB_InvalidateDCache_by_Addr((uint32_t *)p->payload, p->len); 4. pbuf 泄漏（PBUF_POOL 耗尽） 表格复制 现象 连续 ping 前 N 次 100 % 通，N == PBUF_POOL_SIZE 后永远超时 验证 memp_get_stats() 观察 PBUF_POOL 可用数每 ping 减 1 解决 恢复 icmp.c / etharp.c 中所有pbuf_free(p) 调用 5. 一键自检清单（复制打钩） [ ] Wireshark 回包 ICMP Checksum ≠ 0 且主机无 “Bad Checksum” 提示 [ ] arp -a 目标 IP ↔ MAC 正确，无 IP 冲突 [ ] 1500 B 大包连续 ping 稳定，不掉包 [ ] 连续 ping > PBUF_POOL_SIZE 次仍正常
✅ 解决方案（推荐做法） ✅ 1. M4 侧 DTS 中不要写死 PLL 参数 你应该移除 M4 DTS 中所有与 PLL2 相关的配置 ，只保留对 SDMMC2 的 clocks = <&rcc STM32_CLOCK_BUS_SDMMC2 ...> 的引用，不要指定频率 。 &sdmmc2 { clocks = <&rcc STM32_CLOCK_BUS_SDMMC2 0xXXXXXXXX>; status = "okay"; /* 不要写 clock-frequency = <48000000>; 或其他频率 */ }; ✅ 2. 使用 clock-control API 动态获取时钟频率 Zephyr 提供了 clock_control_get_rate() API，你可以在 SDMMC 驱动初始化前调用它，动态获取 SDMMC 域的实际时钟频率 ，而不是依赖 DTS 写死值。 示例代码（在 SDMMC 驱动初始化前）： `` include <zephyr/drivers/clock_control.h> include <zephyr/drivers/clock_control/stm32_clock_control.h> const struct device *clk_dev = DEVICE_DT_GET(STM32_CLOCK_CONTROL_NODE); uint32_t clk_rate; clock_control_get_rate(clk_dev, (clock_control_subsys_t)&sdmmc2_clk_cfg, &clk_rate); LOG_INF("SDMMC2 domain clock rate: %u Hz", clk_rate); sdmmc2_clk_cfg 是你在驱动中定义的 struct stm32_pclken 变量，对应 SDMMC2 的时钟域。 ✅ 3. 修改 SDMMC 驱动以使用实际时钟频率 Zephyr 的 stm32_sdmmc 驱动默认会尝试根据 DTS 中的 clock-frequency 来配置 SDMMC 的时钟分频器。 你需要补丁驱动 ，让它使用 clock_control_get_rate() 获取的实际频率，而不是 DTS 写死值。 ✅ 4. 补丁建议（Zephyr 驱动层） 在 drivers/sdmmc/stm32_sdmmc.c 中，找到 sdmmc_clock_init() 函数，修改如下： uint32_t clk_rate; clock_control_get_rate(dev_data->clock_dev, (clock_control_subsys_t)&dev_config->pclken, &clk_rate); /* 用 clk_rate 而不是 DTS 中的 clock-frequency */ ✅ 5. 额外建议：M7 启动完成后通知 M4 你可以在 M7 的 Zephyr 应用中，等 PLL2 配置完成后再启动 M4 核 ，确保 M4 启动时时钟已稳定。 ✅ 6. 参考 Zephyr 社区讨论 你提到的 GitHub 讨论 zephyrproject-rtos/zephyr#100423 中，已有开发者提出类似问题 ，并最终通过： 移除 M4 DTS 中的 PLL 配置 使用 clock_control_get_rate() 动态获取频率 补丁 SDMMC 驱动
