.png)
ZDPHPN 发表于 2019-5-13 10:04 f103的 http://github.com/zdphpn/STM32-smartcard/tree/master/ContactCard do you have read/write specification?
延时可以使用滴答器 systick， 例如： 配置中断触发间隔1us； SysTick_Handler中断只计数count。 应用时只需要对count监测差值，就能得到准确的us延时。其精度取决于时钟源/晶振
hi,这个不难的。 你可以参考下 STM32L0参考手册的 Appendix A Code examples 部分。那里有基于寄存器操作的例程。 NVM Operation code example
强制改代码，解决。不过原因还要深入研究，望前辈指教！ void StartLSE(void) { #define RCC_FLAG_LSERDY ((uint8_t)((CSR_REG_INDEX << 5) | RCC_CSR_LSERDY_Pos)) #define CR_REG_INDEX ((uint8_t)1) #define CSR_REG_INDEX ((uint8_t)2) #define CRRCR_REG_INDEX ((uint8_t)3) #define RCC_FLAG_MASK ((uint8_t)0x1F) #define __LL_RCC_GET_FLAG(__FLAG__) (((((((((__FLAG__) >> 5) == CR_REG_INDEX)? RCC->CR (((__FLAG__) >> 5) == CSR_REG_INDEX) ? RCC->CSR :RCC->CRRCR)))) & ((uint32_t)1 << ((__FLAG__) & RCC_FLAG_MASK))) != 0U ) ? 1U : 0U ) #define LL_IS_BIT_CLR(REG, BIT) (((REG) & (BIT)) == 0U) #define LL_IS_BIT_SET(REG, BIT) (((REG) & (BIT)) == (BIT)) #define __LL_RCC_LSE_CONFIG(__STATE__) \ do{ \ if ((__STATE__) == RCC_CSR_LSEON) \ { \ SET_BIT(RCC->CSR, RCC_CSR_LSEON); \ } \ else if ((__STATE__) == RCC_CSR_OFF) \ { \ CLEAR_BIT(RCC->CSR, RCC_CSR_LSEON); \ CLEAR_BIT(RCC->CSR, RCC_CSR_LSEBYP); \ } \ else if ((__STATE__) == RCC_CSR_BYPASS) \ { \ SET_BIT(RCC->CSR, RCC_CSR_LSEBYP); \ SET_BIT(RCC->CSR, RCC_CSR_LSEON); \ } \ else \ { \ CLEAR_BIT(RCC->CSR, RCC_CSR_LSEON); \ CLEAR_BIT(RCC->CSR, RCC_CSR_LSEBYP); \ } \ }while(0) FlagStatus pwrclkchanged = RESET; /* Update LSE configuration in Backup Domain control register */ /* Requires to enable write access to Backup Domain of necessary */ if((READ_BIT(RCC->APB1ENR, RCC_APB1ENR_PWREN) == 0U)) { SET_BIT(RCC->APB1ENR, (RCC_APB1ENR_PWREN)); pwrclkchanged = SET; } if(LL_IS_BIT_CLR(PWR->CR, PWR_CR_DBP)) { /* Enable write access to Backup domain */ SET_BIT(PWR->CR, PWR_CR_DBP); while(LL_IS_BIT_CLR(PWR->CR, PWR_CR_DBP)) { LL_mDelay(100); //Timeout } } /* Set the new LSE configuration -----------------------------------------*/ //_LL_RCC_LSE_CONFIG(RCC_CSR_LSEON); SET_BIT(RCC->CSR, RCC_CSR_LSEON); /* Wait till LSE is ready */ while(__LL_RCC_GET_FLAG(RCC_FLAG_LSERDY) == 0U) { LL_mDelay(5000); } /* Wait till LSE is disabled */ // while(__LL_RCC_GET_FLAG(RCC_FLAG_LSERDY) != 0U) // { // LL_mDelay(5000); // //³¬Ê±´úÂë // } /* Require to disable power clock if necessary */ if(pwrclkchanged == SET) { CLEAR_BIT(RCC->APB1ENR, (RCC_APB1ENR_PWREN)); } #undef RCC_FLAG_LSERDY #undef CR_REG_INDEX #undef CSR_REG_INDEX #undef CRRCR_REG_INDEX #undef RCC_FLAG_MASK #undef __LL_RCC_GET_FLAG(__FLAG__) #undef LL_IS_BIT_CLR(REG, BIT) #undef LL_IS_BIT_SET(REG, BIT) #undef __LL_RCC_LSE_CONFIG(__STATE__) }
