1、你这里说的96KHz不是采样率，而应该触发频率。 2、触发频率除了遵守手册中约定的最大值外，在具体应用中要跟ADC模块中最长转换序列及转换时间决定，在多模块同时采样模式中，触发间隔要比任一模块中所需最长的转换时间要长些，至少不能短。 3、你好像在说给ADC模块的时钟48MHz,其实，这里的ADC模块能接受的最高时钟是36MHz. 4、假设你现在的采样时间是15个ADC clock,加上转换时间12个Clock，那么总转换时间就是27个ADC clock. 假设ADC时钟是36MHz,那么触发频率就不能高于36/27Mhz，即不能高于1.33MHz. 5、我以上面第4项的条件基于dual ADC simultaneous模式进行验证，ADC1 ADC2各取1个通道，分别接GND和VDD. 使用公共数据寄存器通过DMA搬运。实测下来当触发频率高于1.4MHz时的确出现问题，即触发频率跟数据转换的频率不同步了。 使用TIMER进行触发，本意是每次触发20次做20对数据的转换，看看下面4不同触发频率下的情形。注：每个32位数据包含两个通道的结果。 从上面测试结果来看，结果跟预期分析一致。 6、你现在触发频率上不去，请确认下采样时间到底是多少？ADC模块的时钟到底是多少？ 7、结合上面分析与测试，当触发频率高于转换速率时，会出现触发事件被丢失的情况，这个情形结合DMA normal模式，可能没法出现DMA完成 事件及相关中断的问题。
