关于这个问题，STM32的手册上非常明确地说出来了，意思很直白清晰。那么，我们在应用中就遵照此约定即可。你现在觉得实际测试似乎没有啥问题， 那也不能说明什么。手册上这样明确出来是综合各种应用及测试情形而给出来的。
首先timer间支持级联与同步触发是有限的，即谁与谁可以上下级联在手册里是有明确约定的，不是随意的。具体到你这里，我这样理解的，TIM14不做SLAVE，无须这个同步控制位，即这里它只给别人提供触发信号源做同步事件。
的确如楼主说的，寄存器位描述是可以双边沿的，但是寄存器BIT2描述成保留位，但实际上这两位设置是用了CC1NP共同设置，请参考附图。不过个人认为通常设置双边沿捕获的方式不太常用，而且没有前后区分。脉冲时间短，处理起来时间又紧张。 我和 yr的观点一致，用一个定时器的两个引脚做捕获，一个上升沿，一个下降沿。这样只响应一个中断，那么前面那个值和顺序也就固定了，处理起来时间就宽松很多。唯一缺点就是多用了一个引脚。
你检查下LOCKUP控制位是否使能了，即让内核LOCKUP输出与刹车输入相连。另外，你以可以调整下刹车极性选择再行验证。对于F0而言，刹车源大体是一样的，它们可以是the core LOCKUP output， the PVD output，the SRAM parity error signal，a clock failure event generated by the CSS detector，the output from a comparator。但不同定时器会略有差异，比方有些就不支持来自 比较器的输出做为刹车信号。至于具体实现，目前个人还没用过，一般来讲相信手册上列出来的特性没啥问题的，尤其对于这些使用很久的芯片。后面我可以找时间验证后在此分享交流。
