对于STM32U5系列，SRAM4是LPDMA唯一可以访问的RAM区，所以在涉及低功耗并用到LPDMA时， SRAM4只能作为LPDMA可以访问的存储区。 这就不难理解在低功耗自主模式时，内存buffer会安排到SRAM4. 至于正常模式下且不使用LPDMA的话，其它SRAM1、2、3、5、6可以自行安排的。 另外，我看库例程里有关UART应用、ADC应用时，都默认使用的SRAM1. 我之前使用STM32U5系列自行配置于正常模式下也做了些测试，也未刻意要使用SRAM4。
我查看了STM32U5的参考手册，LPDMA1的CH0~CH4是可以产生中断的。你可以先确认下目前所选择的DMA能 否正常工作并触发传输完成中断。然后再检查下一步。
