你的浏览器版本过低,可能导致网站不能正常访问!
为了你能正常使用网站功能,请使用这些浏览器。

STM32 ADC采用HSI时钟的问题,不准

[复制链接]
木桩上的跛脚人 提问时间:2019-9-2 18:15 /
阅读主题, 点击返回1楼
收藏 评论21 发布时间:2019-9-2 18:15
21个回答
木桩上的跛脚人 回答时间:2019-9-3 15:56:46
上面分别是ADC的初始化,及内部HSI的初始化部分
木桩上的跛脚人 回答时间:2019-9-3 17:20:02
误导大家了。。。,我重新滤了一遍,72M时ADCCLK 8分频,为9MHZ,当切换到内部时钟时,ADCCLK是2MHZ,,,,,,在ADCCLK为 2MHZ时,是正确的值,,,,在9MHZ的时候,是有误差比较大的值
mylovemcu 回答时间:2019-9-3 18:41:30
木桩上的跛脚人 发表于 2019-9-3 15:14
内部没有倍频,直接用了8M的测试

那就是说使用内部时钟和外部时钟的时候  ADC的采样频率是不一样的吧  采样频率不一样会导致采样的精度发生变化
只要保证在相同频率下测试的重复误差达到要求就可以了
木桩上的跛脚人 回答时间:2019-9-4 16:30:09
mylovemcu 发表于 2019-9-3 18:41
那就是说使用内部时钟和外部时钟的时候  ADC的采样频率是不一样的吧  采样频率不一样会导致采样的精度发 ...

采样频率都有修改过,但目前发现这个ADCCLK对这个精度影响很大,当ADC时钟为4MHZ或以下,精度比较准确,用9M(72/8),,误差很大
generalcircuits 回答时间:2019-9-4 17:18:46
哈,这也挺戏剧性的,最后发现没有问题
木桩上的跛脚人 回答时间:2019-9-4 19:59:04
generalcircuits 发表于 2019-9-4 17:18
哈,这也挺戏剧性的,最后发现没有问题

是有问题,为什么不同的4MHZ 与 9Mhz差别那么大
Glenxu 回答时间:2019-10-14 09:06:35
降低了功耗,用电少了,你的5比原来高了,所以采样值高了
12

所属标签

相似问题

关于意法半导体
我们是谁
投资者关系
意法半导体可持续发展举措
创新与技术
招聘信息
联系我们
联系ST分支机构
寻找销售人员和分销渠道
社区
媒体中心
活动与培训
隐私策略
隐私策略
Cookies管理
行使您的权利
关注我们
st-img 微信公众号
st-img 手机版