DAC干扰VREF以及输出信号幅度达不到理论值的问题

你的浏览器版本过低，可能导致网站不能正常访问！
为了你能正常使用网站功能，请使用这些浏览器。

st-img

chrome

st-img

firefox

st-img

safari

st-img

DAC干扰VREF以及输出信号幅度达不到理论值的问题

[复制链接]

yangwenchao2000 提问时间：2015-7-17 13:08 /

在使用STM32F373的DAC时，发现如果启用了输出缓冲器，DAC的输出信号（正弦信号）会串扰到VREF上。

另外，理论输出信号峰峰值为3.0V（VDDA为3.0V），实测只有2.56V。

赞收藏评论1 发布时间：2015-7-17 13:08

1个回答

stary666 回答时间：2015-7-17 13:54:15

是的，我用时就把缓冲disable了

赞 0 评论

所属标签

相似问题

关于 意法半导体: 我们是谁; 投资者关系; 意法半导体可持续发展举措; 创新与技术; 意法半导体官网

联系我们: 联系ST分支机构; 寻找销售人员和分销渠道; 社区; 媒体中心; 活动与培训

隐私策略: 隐私策略; Cookies管理; 行使您的权利

官方最新发布: 人形机器人运动控制、感知与智能配电; 半导体创新技术与应用方向; EE架构与软件定义汽车; 12V/48V 汽车智能配电（SPD）; 区域控制单元（ZCU）与分区架构

关注我们: 微信公众号; 手机版