STM32 F7cache一致性问题求教。

你的浏览器版本过低，可能导致网站不能正常访问！
为了你能正常使用网站功能，请使用这些浏览器。

st-img

chrome

st-img

firefox

st-img

safari

st-img

STM32 F7cache一致性问题求教。

[复制链接]

西祠响马提问时间：2019-6-28 17:58 /

大家好，我正在使用STM32F756。
用到DMA读取数据，但是core不能获取实时数据，由于有cache一致性问题。有人说可以通过MPU把一块ram设置成uncachable，DMA读的数据放到这片RAM。
问题：1.MPU如何设置一片ram为uncachable？
2.如何把指定的结构体数据（DMA读回的FPGA数据），指定到一片RAM中（uncachable的ram）？

感谢高手们不吝赐教。

赞收藏评论2 发布时间：2019-6-28 17:58

2个回答

西祠响马回答时间：2019-7-1 11:40:53

顶下帖子，让更多人看下。

赞 0 评论

xiaoxiao0932 回答时间：2019-8-20 16:00:22

//为了解决与cache一致性问题，将数据定义在IRAM2中，即u8 TEXT_FOR_RECE[10]__attribute__((at(0x20000000)));
//但是keil的设置中不能勾选IRAM2
用这个方法可以正常DMA搬运数据，但是不知道运行效率如何，是否有什么弊端？

赞 0 评论

所属标签

相似问题

关于意法半导体: 我们是谁; 投资者关系; 意法半导体可持续发展举措; 创新和工艺; 招聘信息

联系我们: 联系ST分支机构; 寻找销售人员和分销渠道; 社区; 媒体中心; 活动与培训

隐私策略: 隐私策略; Cookies管理; 行使您的权利

关注我们: 微信公众号; 手机版