|
如题，在学习系统时钟，遇到了一个疑问 在系统时钟配置里有一句话是这么写的 RCC->CFGR &= (uint32_t)((uint32_t) ~(RCC_CFGR_PLLSRC |RCC_CFGR_PLLXTPRE | RCC_CFGR_PLLMULL)); 其中RCC_CFGR_PLLSRC =0x00010000 RCC_CFGR_PLLXTPRE =0x00020000 RCC_CFGR_PLLMULL =0x003C0000 RCC_CFGR_PLLSRC |RCC_CFGR_PLLXTPRE | RCC_CFGR_PLLMULL=0x003F0000 ~0x003F0000=0xFFC0FFFF 二进制的话是 1111 1111 1100 0000 1111 1111 1111 1111 看手册位 21:18 PLLMUL: PLL 倍频系数 (PLL multiplication factor) 由软件设置来确定 PLL 倍频系数。只有在 PLL 关闭的情况下才可被写入。 注意： PLL 输出最大频率不能超过 48 MHz. 0000: PLL 输入时钟的 2 倍频 0001: PLL 输入时钟的 3 倍频 0010: PLL 输入时钟的 4 倍频 0011: PLL 输入时钟的 5 倍频 0100: PLL 输入时钟的 6 倍频 0101: PLL 输入时钟的 7 倍频 0110: PLL 输入时钟的 8 倍频 0111: PLL 输入时钟的 9 倍频 1000: PLL 输入时钟的 10 倍频 1001: PLL 输入时钟的 11 倍频 1010: PLL 输入时钟的 12 倍频 1011: PLL 输入时钟的 13 倍频 1100: PLL 输入时钟的 14 倍频 1101: PLL 输入时钟的 15 倍频 1110: PLL 输入时钟的 16 倍频 1111: PLL 输入时钟的 16 倍频 位 17 PLLXTPRE: HSE 分频器作为 PLL 输入 (HSE divider for PLL input clock) 由软件置 1 或清 0 来分频 HSE 后作为 PLL 输入时钟。只能在关闭 PLL 时才能写入 此位。 注 : 该位与时钟配置寄存器 2(RCC_CFGR2) 中的 PREDIV 最低位是一样的 ( 为了兼 容其他 STM32 产品 ) 0: HSE 不分频 1: HSE 2 分频 位 16 PLLSRC: PLL 输入时钟源 (PLL entry clock source) 由软件置’ 1 ’或清’ 0 ’来选择 PLL 输入时钟源。只能在关闭 PLL 时才能写入此位。 0 ： HIS/2 作为 PLL 输入时钟 1 ： HSE/PREDIV 作为 PLL 输入时钟 ( 参考 7.4.12 章节的时钟配置寄存器 2) 现在这种情况的话第16位是0 那是不是就是用的内部时钟？ 顺便说一下我用的是STM32F030的单片机 |
评分
查看全部评分
下一句话
RCC->CFGR |= (uint32_t)(RCC_CFGR_PLLSRC_HSE| RCC_CFGR_PLLMULL9);
把相应的位置1 这样就能配置了
*** error 65: access violation at 0x40021000 : no 'read' permission
*** error 65: access violation at 0x40021000 : no 'write' permission
看了一下，卡到了 RCC->CFGR &= (uint32_t)0xF8FFB80C;