SPI ,全称:Serial Peripheral Interface,即串行外围设备接口。是一种高速的,全双工,同步的通信总线,并且在芯片的管脚上只占用四根线,节约了芯片的管脚,同时为PCB的布局上节省空间,提供方便,主要应用在 EEPROM,FLASH,实时时钟,AD转换器,还有数字信号处理器和数字信号解码器之间。) i C# P I" {. | 3 R, J/ P. c# x' t SPI通讯设备之间的常用连接方式如下图: ! w; s4 ~: ~0 v# R8 ]# f SPI通讯使用3条总线和一个片选线,3条总线分别为SCK、MOSI、MISO,片选线为SS,它们的作用介绍如下:: \; z+ o3 @) O SS(Slave Select):从设备选择信号线,常称为片选信号线,也称为NSS、CS。当有多个SPI从设备与SPI主机相连时,设备的其它信号线SCK、MOSI及MISO同时并联到相同的SPI总线上,即无论有多少个从设备,都共同只使用这3条总线;而每个从设备都有独立的这一条NSS信号线,本信号线独占主机的一个引脚,即有多少个从设备,就有多少条片选信号线。I2C协议中通过设备地址来寻址、选中总线上的某个设备并与其进行通讯;而SPI协议中没有设备地址,它使用NSS信号线来寻址,当主机要选择从设备时,把该从设备的NSS信号线设置为低电平,该从设备即被选中,即片选有效,接着主机开始与被选中的从设备进行SPI通讯。所以SPI通讯以NSS线置低电平为开始信号,以NSS线被拉高作为结束信号。 SCK(Serial Clock):时钟信号线,用于通讯数据同步。它由通讯主机产生,决定了通讯的速率,不同的设备支持的最高时钟频率不一样,如STM32的SPI时钟频率最大为fpclk/2,两个设备之间通讯时,通讯速率受限于低速设备。 MOSI(Master Output, Slave Input):主设备输出/从设备输入引脚。主机的数据从这条信号线输出,从机由这条信号线读入主机发送的数据,即在这条线上数据的方向为主机到从机。 MISO(Master Input,,Slave Output):主设备输入/从设备输出引脚。主机从这条信号线读入数据,从机的数据由这条信号线输出到主机,即在这条线上数据的方向为从机到主机。% V1 i5 W3 I, C% @# y; [# u) H SPI基本通讯过程: 这是一个主机的通讯时序。NSS、SCK、MOSI信号都由主机控制产生,而 MISO 的信号由从机产生,主机通过该信号线读取从机的数据。MOSI与 MISO的信号只在 NSS 为低电平的时候才有效,在 SCK的每个时钟周期 MOSI和 MISO传输一位数据。各信号分解如下: 2 l+ ], [% b% g4 `" y/ ` 通讯的起始和停止信号4 k+ j+ T c- P- C0 |, {) c 在上图中的①标号处,NSS 信号线由高变低,是 SPI通讯的起始信号。NSS是每个从机各自独占的信号线,当从机在自己的 NSS 线检测到起始信号后,就知道自己被主机选中了,开始准备与主机通讯。在图中的⑥标号处,NSS信号由低变高,是 SPI通讯的停止信号,表示本次通讯结束,从机的选中状态被取消。 数据有效性$ Q! d' i8 X4 J M SPI使用 MOSI及 MISO信号线来传输数据,使用 SCK信号线进行数据同步。MOSI及 MISO数据线在 SCK的每个时钟周期传输一位数据,且数据输入输出是同时进行的。数据传输时,MSB先行或 LSB先行并没有作硬性规定,但要保证两个 SPI通讯设备之间使用同样的协定。 + ?3 W) _" H* r 观察图中的②③④⑤标号处,MOSI及 MISO的数据在 SCK的上升沿期间变化输出,在 SCK的下降沿时被采样。即在 SCK的下降沿时刻,MOSI及 MISO的数据有效,高电平时表示数据“1”,为低电平时表示数据“0”。在其它时刻,数据无效,MOSI及 MISO为下一次表示数据做准备。( p/ n+ ]5 O* z SPI每次数据传输可以 8 位或 16 位为单位,每次传输的单位数不受限制。 5 u' d- l6 s) E4 d5 m u 时钟信号的相位和极性:, } \( B( o% P: i/ B0 h SPIx_CR1寄存器的CPOL和CPHA位能够组合成四种可能的时序关系。CPOL:时钟极性选择,为0时SPI总线空闲为低电平,为1时SPI总线空闲为高电平。CPHA:时钟相位选择,为0时在SCK第一个跳变沿采样,为1时在SCK第二个跳变沿采样。根据CPOL和CPHA的不同组合可以分为四种工作方式,工作方式如下: 当CPHA=0、CPOL=1时,MISO引脚上的数据在第一个时钟沿跳变之前已经上线了,而为了保证正确传输,MOSI引脚的最高位必须与时钟的第一个边沿同步,在SPI传输过程中,首先将数据上线,然后在同步时钟信号的下降沿时,SPI的接收方捕捉位信号,在时钟信号的一个周期结束时(上升沿),下一位数据信号上线,再重复上述过程,直到一个字节的8位信号传输结束。当CPHA=0、CPOL=0时,与前者唯一不同之处只是在同步时钟信号的上升沿时捕捉位信号,下降沿时下一位数据上线。 2 i4 U* e' W3 W8 x! C9 P5 Y % Z' M/ Q4 F* a0 q2 ^ 当CPHA=1、CPOL=1时,MISO引脚和MOSI引脚上的数据的最高位必须与时钟的第一个边沿同步,在SPI传输过程中,在同步时钟信号周期开始时(下降沿)数据上线,然后在同步时钟信号的上升沿时,SPI的接收方捕捉位信号,在时钟信号的一个周期结束时(下降沿),下一位数据信号上线,再重复上述过程,直到一个字节的8位信号传输结束。当CPHA=1、CPOL=0时,与前者唯一不同之处只是在同步时钟信号的下降沿时捕捉位信号,上升沿时下一位数据上线。8 d. l- c$ B( n4 l7 _4 ^ $ |1 I9 h3 O3 }" R0 [# @( o4 m) c SPI内部框图如下所示:6 w- d$ L$ L9 D. h; u8 Z ]4 W, b; q0 ?% N% p - I1 _% o) u U! t ①通讯引脚0 k# V; o+ X" t1 D SPI的所有硬件架构都是从上图中①部分MOSI、MISO、SCK以及NSS展开的。STM32芯片有多个SPI外设,它们的SPI通讯信号引出到不同的GPIO引脚,使用时必须配置到这些指定的引脚。/ `6 `7 i. }5 y 8 M1 \$ v3 j2 V# g$ G. X- y ②数据控制逻辑 ! U% R- S6 R8 `1 G( M SPI的 MOSI及 MISO 都连接到数据移位寄存器上,数据移位寄存器的内容来源于接收缓冲区及发送缓冲区以及 MISO、MOSI线。当向外发送数据的时候,数据移位寄存器以“发送缓冲区”为数据源,把数据一位一位地通过数据线发送出去;当从外部接收数据的时候,数据移位寄存器把数据线采样到的数据一位一位地存储到“接收缓冲区”中。通过写 SPI的“数据寄存器 DR”把数据填充到发送缓冲区中,通过 “数据寄存器 DR”,可以获取接收缓冲区中的内容。+ n: e1 y6 x4 o) _1 [ M + w1 d$ I' n" H ③时钟控制逻辑# R6 b! D3 @# Y + `7 `' s& o" b) ` SCK线的时钟信号,由波特率发生器根据“控制寄存器 CR1”中的 BR[0:2]位控制,该位是对 fpclk 时钟的分频因子,对 fpclk 的分频结果就是 SCK引脚的输出时钟频率。 ④整体控制逻辑% ~6 m; [# C, A # t! O0 y7 N6 x" R: g 整体控制逻辑负责协调整个SPI外设,控制逻辑的工作模式根据我们配置的“控制寄存器(CR1/CR2)”的参数改变,基本的控制参数包括只接受模式、CRC使能、CRC校验位长度、时钟极性、时钟相位等等。除此之外,控制逻辑还根据要求负责控制NSS信号线。实际应用中,我们一般不使用STM32 SPI外设的标准NSS信号线,而是更简单地使用普通的GPIO,软件控制它的电平输出,从而产生通讯起始和停止信号。8 ?) [# V9 \5 v8 A7 K SPI通讯模式: 1、全双工通信: 默认情况下,SPI配置为全双工通信,在这种配置下,主寄存器和从寄存器的移位寄存器使用MOSI和MISO引脚之间的两条单项线连接。在SPI通信过程中,数据在主时钟提供的SCK时钟边缘上同步移动。主机通过MOSI线将要发送的数据传输给从机,并通过MISO线从从机接收数据。当数据帧传输完成(所有位都被移动),主从之间的信息传输完成。) C' m8 Y& J+ X v 2、半双工通信:# q; u- G! n! N; S0 N( N( G3 t, f ^* `( o, X9 d# p% U 在这种配置中,使用一条交叉连接线将主寄存器和从寄存器的移位寄存器连接在一起。在此通信过程中,数据在SCK时钟边缘上的移位寄存器之间同步移动,移动方向由主从双方互选。可在SPIx_CR1寄存器中配置。在此配置中,主机的MISO引脚或从机的MOSI引脚可以被其它应用当作GPIO使用。 ) J3 H$ z2 {1 v 3、单工通信: + B) b, w9 |/ I/ C( W! K SPI可以通过将SPI设置为只发送模式或只接收模式,以单工模式进行通信。在这种配置中,只有一根线用于主机和从机之间的传输。剩下不使用的MISO或MOSI引脚,可以作为GPIO使用。 NSS片选信号介绍: X4 k# r6 y# V4 ~6 H3 B" b& a) r 在从机模式下,NSS作为标准芯片选择输入,并允许从机与主机通信。在主模式下,NSS可以用作输入或者输出。作为输入,它可以防止多机总线冲突,作为输出,它可以驱动一个从机的选择信号。 9 N- Y- ~, r7 h g! c 输出模式:SPI的输出模式可在SPIx_CR2寄存器的SSOE位进行配置。当SSOE为1时,并且SPI处于主模式下控制时,NSS输出低电平。因此当其他SPI设备的NSS引脚与它相连,必然接收到低电平,则片选成功。 输入模式:& L. j/ @; |+ N( c 1)软件输入:通过配置SPIx_CR1寄存器的SSM位来使能软件模式。NSS分为内部管脚和外部管脚,当NSS配置为软件输入时,NSS的外部引脚可以另作他用(例如:GPIO驱动外部设备CS输出低电平),NSS的内部引脚高低电平可以通过SPIx_CR1寄存器的SSI位来配置。STM32规定要将设备保持主机模式,NSS内部引脚必须输出高电平(SSI=1)。如果STM32作为从机使用,NSS内部引脚必须为0(SSI=0)。$ c& ]* p1 Q: [3 H" E8 Y u 2)硬件输入:对于主机,我们的NSS可以直接接到高电平,对于从机,NSS接低就可以了。 , Y8 D; J( r+ i# @- Y8 c5 d SPI通讯过程:& n( A% ^* i/ L( J. Z STM32使用SPI外设通讯时,在通讯的不同阶段它会对“状态寄存器SR”的不同数据位写入参数,我们通过读取这些寄存器标志来了解通讯状态。主机全双工通信如下图所示: 0 l/ A9 ?' u3 d, k 控制NSS信号线,产生起始信号。在传输开始之前,必须为从设备准备足够的时间去准备数据。 ]7 a; u0 q0 e! _2 o( K5 W$ r `- G/ p 把要发送的数据写入到“数据寄存器DR”中,该数据会存储到发送缓冲区。 通讯开始,SCK时钟开始运行。MOSI把发送缓冲区中的数据一位一位地传输出去;MISO则把数据一位一位地存储进接收缓冲区中。0 H& F6 V4 Q7 Z 在主控系统中,如果通信(时钟信号)是连续的,BSY在帧与帧之间保持高电平状态。; y9 T! w$ ]7 z 当发送完一帧数据的时候,“状态寄存器SR”中的“TXE标志位”会被置1,表示传输完一帧,发送缓冲区已空;类似地,当接收完一帧数据的时候,“RXNE”标志位会被置1,表示传输完一帧,接收缓冲区非空。 等待“TXE标志位”为1时,若还要继续发送数据,则再次往“数据寄存器DR”写入数据即可;等待“RXNE标志位”为1时,通过读取“数据寄存器DR”可以获取接收缓冲区中的内容。$ q7 S6 ^* P6 e' E5 c- ]! o9 V 假如我们使能了DMA或中断时,TXE或RXNE置1时会产生SPI中断信号,进入同一个中断服务函数,到SPI中断服务程序后,可通过检查寄存器位来了解是哪一个事件,再分别进行处理。也可以使用DMA方式来收发“数据寄存器DR”中的数据。# ^8 Z! o- S* ^3 R- b# @8 { bsp_spi.c程序如下:) M- b$ v/ a) h; C+ u4 [4 ^$ y #include "bsp_spi.h" & k# X6 C9 I6 s; W2 R/ u1 V6 Q long spi2_lost; & h0 f( _3 v4 J: E/ C j* l
bsp_spi.h程序如下: * B: |1 p6 J8 v- T" g: a. c
|