一．SPI协议简要介绍

SPI，是英语Serial Peripheral Interface的缩写，顾名思义就是串行外围设备接口。SPI，是一种高速的，全双工，同步的通信总线，并且在芯片的管脚上只占用四根线，节约了芯片的管脚，同时为PCB的布局上节省空间，提供方便，正是出于这种简单易用的特性，现在越来越多的芯片集成了这种通信协议。
  SPI总线是Motorola公司推出的三线同步接口，同步串行3线方式进行通信:一条时钟线SCK，一条数据输入线MOSI，一条数据输出线MISO;用于 CPU与各种外围器件进行全双工、同步串行通讯。SPI主要特点有:可以同时发出和接收串行数据;可以当作主机或从机工作;提供频率可编程时钟;发送结束中断标志;写冲突保护;总线竞争保护等。

SPI总线有四种工作方式(SP0, SP1, SP2, SP3)，其中使用的最为广泛的是SPI0和SPI3方式。SPI模块为了和外设进行数据交换，根据外设工作要求，其输出串行同步时钟极性和相位可以进行配置，时钟极性(CPOL)对传输协议没有重大的影响。如果CPOL=0，串行同步时钟的空闲状态为低电平；如果CPOL=1，串行同步时钟的空闲状态为高电平。时钟相位(CPHA)能够配置用于选择两种不同的传输协议之一进行数据传输。如果 CPHA=0，在串行同步时钟的第一个跳变沿(上升或下降)数据被采样；如果CPHA=1，在串行同步时钟的第二个跳变沿(上升或下降)数据被采样。

SPI主模块和与之通信的外设时钟相位和极性应该一致。

以下是SPI时序图：

   主要讲解一下广泛使用的两种方式设置：

SPI0方式：CPOL=0，CPHA=0；SCK空闲状态为低电平，第一个跳变沿（上升沿）采样数据，无论对Master还是Slaver都是如此。

SPI3方式：CPOL=1，CPHA=1；SCK空闲状态为高电平，第二个跳变沿（上升沿采样数据，无论对Master还是Slaver都是如此。

其实对于SPI0和SPI1发送与接收数据，可以总结为一句话：上升沿采样数据，下降沿发送数据。全双工同时进行，当然，必须在CS拉低使能情况下。

二．FPGA作为Slaver实现SPI3方式与STM32通信

1.STM32方面：用库函数配置SPI1，设置CPOL=1，CPHA=1.

2.FPGA方面：

（1）通过边沿检测技术得出SCK上升沿与下降沿标志,用于下面状态机中的数据采样及发送。

（2）根据时序图，采用2个状态机分别在SCK上升沿实现数据采样，下降沿实现数据发送。无论是采样还是发送，都是高位在前，从Bit[7]到Bit[0]，共8位数据。

（3）最后通过边沿检测技术得出数据采样完成标志，用于用户操作。

以下是SPI3的时序图：

三.Verilog代码部分

测试工程代码:实现了STM32每隔200ms发送流水灯数据给FPGA，使FPGA系统板上的4个LED灯实现流水操作；同时，FPGA每隔1s发送计数数据给STM32，并在STM32系统板上的LCD屏出来，即:显示0-9循环计数。

但下面的代码只是SPI作为从机的驱动部分，包括SPI发送数据与接收数据。

) A. h& [- Z) C

1. /***********************************************************************
   - V3 l8 H( Q& Y+ r! j  y
2. 　　   ****************** name：SPI_Slaver_Driver **************
   0 j4 B+ r" [: g) v/ w1 U; h
3. 　　          ********** author：made by zzuxzt **********
   
4. 　　   ****************** time：2014.4.29 **********************
   ; b6 t6 k7 h1 m* [2 G* Q  u
5. ***********************************************************************/
   8 I' w5 S! K( r5 U- I4 s
6. //use SPI 3 mode,CHOL = 1,CHAL = 1
   0 \. E) m0 ^: f* }) g& W% I
7. module spi(input clk,
   / X/ w+ x# a! s6 C  p+ r. ]2 E7 _: ~/ _
8.               input rst_n,
   : d+ a, e0 y) i8 u
9.               input CS_N,
   6 D5 P( R; I  m# W. ]4 _
10.               input SCK,
    
11.               input MOSI,
    7 Z/ _8 n& N, ]! x
12.               input [7:0] txd_data,
    + ]& ~4 x# Z) z. n& W
13.               output reg MISO,
    / G" U4 R/ v( N! v3 v1 B
14.               output reg [7:0] rxd_data,
    0 l+ A# t& \5 x+ U: L% N
15.               output rxd_flag); 　　//recieve done,please transmit data
    
16. 
    
17. //-------------------------capture the sck-----------------------------
    . l  _8 s% ]+ P0 @! I
18. reg sck_r0,sck_r1;
    , n* m1 q/ [, I& M# ^- E+ i
19. wire sck_n,sck_p;
    ( H* E( m0 }; n/ e+ z4 M3 b
20. always@(posedge clk or negedge rst_n)
    
21. begin
    / j0 r4 _# s6 L0 f' @5 L9 q
22.     if(!rst_n)
    
23.         begin
    
24.             sck_r0 <= 1'b1;   //sck of the idle state is high
    ) \* ]& K4 W- b& o$ O8 ]& y: ^
25.             sck_r1 <= 1'b1;
    % W7 u5 |7 H4 T6 h! [
26.         end
    
27.     else
    
28.         begin
    
29.             sck_r0 <= SCK;
    4 I# s- q# n- R! x1 s! L
30.             sck_r1 <= sck_r0;
    / v, O6 d" ~7 ]5 E. C6 r8 Y, L: M
31.         end
    
32. end
    
33. 
    
34. assign sck_n = (~sck_r0 & sck_r1)? 1'b1:1'b0;   //capture the sck negedge
    
35. assign sck_p = (~sck_r1 & sck_r0)? 1'b1:1'b0;   //capture the sck posedge
    , L1 h1 X5 I% _& l
36. 
    4 _' @# l! e7 L/ t# |& P" f
37. //-----------------------spi_slaver read data-------------------------------
    
38. reg rxd_flag_r;
    7 E$ U8 a* q! V
39. reg [2:0] rxd_state;
    / n; {  p! l8 d& M% i+ h2 Y  {
40. always@(posedge clk or negedge rst_n)
    
41. begin
    
42.     if(!rst_n)
    
43.         begin
    & I5 U4 V3 y2 I4 n% C
44.             rxd_data <= 1'b0;
    8 {/ n- A1 F9 h
45.             rxd_flag_r <= 1'b0;
    9 q& f7 Q, ~/ T; F5 i! m0 t7 u
46.             rxd_state <= 1'b0;
    8 s0 p( m) V: ]8 s% r
47.         end
    
48.     else if(sck_p && !CS_N)
    % u6 R2 U5 n3 {: m5 t  C' N
49.         begin
    . S" V+ o) t$ ]( {6 s
50.             case(rxd_state)
    
51.                 3'd0:begin
    
52.                         rxd_data[7] <= MOSI;
    
53.                         rxd_flag_r <= 1'b0;   //reset rxd_flag
    
54.                         rxd_state <= 3'd1;
    
55.                       end
    + Y0 m! O( ]) g0 x  o
56.                 3'd1:begin
    
57.                         rxd_data[6] <= MOSI;
    
58.                         rxd_state <= 3'd2;
    & |& {! v  Z$ \: u2 A8 s
59.                       end
    $ l2 f! g/ d% \) z; J  e
60.                 3'd2:begin
    
61.                         rxd_data[5] <= MOSI;
    
62.                         rxd_state <= 3'd3;
    0 I/ x6 `2 ?" B8 }
63.                       end
    - r/ ^7 n& {6 b( |
64.                 3'd3:begin
    ; i7 z' I2 o0 m! Z2 w
65.                         rxd_data[4] <= MOSI;
    
66.                         rxd_state <= 3'd4;
    
67.                       end
    
68.                 3'd4:begin
    2 a  t# k& h6 Q8 b) b" D' g
69.                         rxd_data[3] <= MOSI;
    
70.                         rxd_state <= 3'd5;
    / L) N% \; c( Z% K5 B3 G! I
71.                       end
    
72.                 3'd5:begin
    ! a1 h2 P  c$ w# ^1 G5 o* `" U. W
73.                         rxd_data[2] <= MOSI;
      H- y6 s; b. @' D* j2 R5 R6 |8 z
74.                         rxd_state <= 3'd6;
    
75.                       end
    ! h) A' {0 v, Z3 `4 y- S2 s& I
76.                 3'd6:begin
    7 j2 f+ N7 P4 e* u
77.                         rxd_data[1] <= MOSI;
    
78.                         rxd_state <= 3'd7;
    
79.                       end
    " \7 K! I' g2 t& {$ d( s
80.                 3'd7:begin
    4 `  W6 p$ z+ v# y
81.                         rxd_data[0] <= MOSI;
    + F* W  F, G( I4 R0 s
82.                         rxd_flag_r <= 1'b1;  //set rxd_flag
    
83.                         rxd_state <= 3'd0;
    7 ^' L$ I" V# F& \* [* Z! \
84.                       end
    
85.                 default: ;
    " Z$ A' t6 y" K4 i, k
86.             endcase
    $ A5 V$ _$ O4 A4 n" r
87.         end
    3 Q" d- ]# J  m# M
88. end
    8 U# ^" J3 k; {4 i" ^. b8 N5 u
89. 
    
90. 
    
91. //--------------------capture spi_flag posedge--------------------------------
    
92. reg rxd_flag_r0,rxd_flag_r1;
    
93. always@(posedge clk or negedge rst_n)
    0 h: Z: Q6 a0 Q; g: C* K. c
94. begin
    
95.     if(!rst_n)
    6 H  ~3 ^. N7 W0 P$ i
96.         begin
    
97.             rxd_flag_r0 <= 1'b0;
    
98.             rxd_flag_r1 <= 1'b0;
    . B, f( ^. c) O: W9 `. R1 L" T- A1 @
99.         end
    
100.     else
     
101.         begin
     , h1 n0 ^: E! `. ~
102.             rxd_flag_r0 <= rxd_flag_r;
     
103.             rxd_flag_r1 <= rxd_flag_r0;
     " h( N% Q' t8 d0 A. C0 l
104.         end
     
105. end
     
106. 
     ! I8 h2 a4 l3 f$ s0 ]$ T& j
107. assign rxd_flag = (~rxd_flag_r1 & rxd_flag_r0)? 1'b1:1'b0;
     # F6 e9 I( l5 a) s5 o  `0 S
108. 
     ; V3 a; H& d, x, x
109. //---------------------spi_slaver send data---------------------------
     $ A3 s7 v- O7 A) h  r  N3 z
110. reg [2:0] txd_state;
     
111. always@(posedge clk or negedge rst_n)
     
112. begin
     5 U) G0 F; x3 l6 I3 x- ~
113.     if(!rst_n)
     
114.         begin
     + J; i- J2 o! J) B7 @
115.             txd_state <= 1'b0;
     
116.         end
     
117.     else if(sck_n && !CS_N)
     
118.         begin
     ( C! z, m/ v1 m4 `5 S% U
119.             case(txd_state)
     
120.                 3'd0:begin
     
121.                         MISO <= txd_data[7];
       P6 u) H  G- Y6 k% I
122.                         txd_state <= 3'd1;
     
123.                       end
     
124.                 3'd1:begin
     
125.                         MISO <= txd_data[6];
     & V7 u, l$ Z8 C2 z# E* J
126.                         txd_state <= 3'd2;
     
127.                       end
     & |! C' v: Q, h. c4 J9 T, U9 b
128.                 3'd2:begin
     5 R+ W0 H3 U4 U4 m' ?( m
129.                         MISO <= txd_data[5];
     
130.                         txd_state <= 3'd3;
     - q& R, w% ~! U1 @) d
131.                       end
     
132.                 3'd3:begin
     $ N! p0 q1 q3 U+ u  Y
133.                         MISO <= txd_data[4];
     ( V! @. y1 D1 v7 c7 G
134.                         txd_state <= 3'd4;
     
135.                       end
     
136.                 3'd4:begin
     % C3 U* F# Y# @# B9 F: u
137.                         MISO <= txd_data[3];
     
138.                         txd_state <= 3'd5;
     3 K6 x' B6 t- L7 ~) q
139.                       end
     8 L! m  e( }; K$ w8 K3 t/ D, \2 i
140.                 3'd5:begin
     5 K  D0 p/ S% z6 [6 a
141.                         MISO <= txd_data[2];
     
142.                         txd_state <= 3'd6;
     ! Y2 I* }' t5 `$ h
143.                       end
     
144.                 3'd6:begin
     
145.                         MISO <= txd_data[1];
     ( M. _. r& L: p  J# y/ I( a
146.                         txd_state <= 3'd7;
     1 B, y, \: J5 [5 B
147.                       end
     
148.                 3'd7:begin
     ) \& B2 p* m4 D& {# z3 ]! w5 [
149.                         MISO <= txd_data[0];
     
150.                         txd_state <= 3'd0;
     * z$ C  Y* r  A# L6 G! @2 _* a
151.                       end
     4 I; I& Y3 b- O: ]3 K/ m3 h; X
152.                 default: ;
     
153.             endcase
     4 }' p2 n3 d5 G  r! X' Z
154.         end
     
155. end
     % Y5 \2 H4 y, D/ F# C
156. 
     
157. endmodule

复制代码

8 k( h4 [7 A! t) X; g
, f9 M5 A7 C! u" a! z
. `; q/ Q; |( ?  b4 H