一．SPI协议简要介绍

SPI，是英语Serial Peripheral Interface的缩写，顾名思义就是串行外围设备接口。SPI，是一种高速的，全双工，同步的通信总线，并且在芯片的管脚上只占用四根线，节约了芯片的管脚，同时为PCB的布局上节省空间，提供方便，正是出于这种简单易用的特性，现在越来越多的芯片集成了这种通信协议。
1 W% }7 ^6 C* v' ]- B# |  x  SPI总线是Motorola公司推出的三线同步接口，同步串行3线方式进行通信:一条时钟线SCK，一条数据输入线MOSI，一条数据输出线MISO;用于 CPU与各种外围器件进行全双工、同步串行通讯。SPI主要特点有:可以同时发出和接收串行数据;可以当作主机或从机工作;提供频率可编程时钟;发送结束中断标志;写冲突保护;总线竞争保护等。

SPI总线有四种工作方式(SP0, SP1, SP2, SP3)，其中使用的最为广泛的是SPI0和SPI3方式。SPI模块为了和外设进行数据交换，根据外设工作要求，其输出串行同步时钟极性和相位可以进行配置，时钟极性(CPOL)对传输协议没有重大的影响。如果CPOL=0，串行同步时钟的空闲状态为低电平；如果CPOL=1，串行同步时钟的空闲状态为高电平。时钟相位(CPHA)能够配置用于选择两种不同的传输协议之一进行数据传输。如果 CPHA=0，在串行同步时钟的第一个跳变沿(上升或下降)数据被采样；如果CPHA=1，在串行同步时钟的第二个跳变沿(上升或下降)数据被采样。

SPI主模块和与之通信的外设时钟相位和极性应该一致。

以下是SPI时序图：

   主要讲解一下广泛使用的两种方式设置：

SPI0方式：CPOL=0，CPHA=0；SCK空闲状态为低电平，第一个跳变沿（上升沿）采样数据，无论对Master还是Slaver都是如此。

SPI3方式：CPOL=1，CPHA=1；SCK空闲状态为高电平，第二个跳变沿（上升沿采样数据，无论对Master还是Slaver都是如此。

其实对于SPI0和SPI1发送与接收数据，可以总结为一句话：上升沿采样数据，下降沿发送数据。全双工同时进行，当然，必须在CS拉低使能情况下。

# J$ v  l% j% ^0 Q9 \1 j3 |

二．FPGA作为Slaver实现SPI3方式与STM32通信

1.STM32方面：用库函数配置SPI1，设置CPOL=1，CPHA=1.

2.FPGA方面：

（1）通过边沿检测技术得出SCK上升沿与下降沿标志,用于下面状态机中的数据采样及发送。

（2）根据时序图，采用2个状态机分别在SCK上升沿实现数据采样，下降沿实现数据发送。无论是采样还是发送，都是高位在前，从Bit[7]到Bit[0]，共8位数据。

（3）最后通过边沿检测技术得出数据采样完成标志，用于用户操作。

以下是SPI3的时序图：

三.Verilog代码部分

测试工程代码:实现了STM32每隔200ms发送流水灯数据给FPGA，使FPGA系统板上的4个LED灯实现流水操作；同时，FPGA每隔1s发送计数数据给STM32，并在STM32系统板上的LCD屏出来，即:显示0-9循环计数。

但下面的代码只是SPI作为从机的驱动部分，包括SPI发送数据与接收数据。

0 q& j1 `3 g( m6 Y

1. /***********************************************************************
   
2. 　　   ****************** name：SPI_Slaver_Driver **************
   % {: [/ Y* j! D% E! _; B; |
3. 　　          ********** author：made by zzuxzt **********
   ' q+ {1 D% q  \  s! M, r
4. 　　   ****************** time：2014.4.29 **********************
   
5. ***********************************************************************/
   ( J1 U+ O% Y% c% o) E) P
6. //use SPI 3 mode,CHOL = 1,CHAL = 1
   
7. module spi(input clk,
   7 L% x! t5 ]3 O' x0 Y% x
8.               input rst_n,
   
9.               input CS_N,
   
10.               input SCK,
    ) V' d9 u) v# ~2 R0 K0 j9 s
11.               input MOSI,
    ) n" e) S7 v5 _* }) L
12.               input [7:0] txd_data,
    
13.               output reg MISO,
    % W' T. S2 s- v
14.               output reg [7:0] rxd_data,
    
15.               output rxd_flag); 　　//recieve done,please transmit data
    ) C+ u+ _/ N8 ^5 C7 T' M! c& `
16. 
    0 w) U/ K+ K; u' O; m6 S
17. //-------------------------capture the sck-----------------------------
    : P; J& f7 X0 ^; n6 ]1 G
18. reg sck_r0,sck_r1;
    
19. wire sck_n,sck_p;
    ( Q/ Z) P( t$ T6 B
20. always@(posedge clk or negedge rst_n)
      s4 _" S" J6 [% |- I6 E
21. begin
    ( q" o% q8 N5 Q5 Y
22.     if(!rst_n)
    
23.         begin
    9 I$ ~; _" j/ O8 f
24.             sck_r0 <= 1'b1;   //sck of the idle state is high
    
25.             sck_r1 <= 1'b1;
    . c( ^' L3 g) i+ }
26.         end
    7 Y7 H# {6 F: o/ P2 S
27.     else
    - o/ E8 Q. |  ]2 Q6 P
28.         begin
    # }0 @* u- a( h/ n8 K
29.             sck_r0 <= SCK;
    1 f) j: d& ], i& q
30.             sck_r1 <= sck_r0;
      U/ ^! o  f* `$ s0 [$ A
31.         end
    ) W7 }# c6 H9 l
32. end
    
33. 
    ' ]& {! s4 i+ y
34. assign sck_n = (~sck_r0 & sck_r1)? 1'b1:1'b0;   //capture the sck negedge
    ! A. c+ m0 M) w. J, o
35. assign sck_p = (~sck_r1 & sck_r0)? 1'b1:1'b0;   //capture the sck posedge
    
36. 
    - @5 s8 d+ h; }  X. s
37. //-----------------------spi_slaver read data-------------------------------
    
38. reg rxd_flag_r;
    ( S2 X6 {! f7 L( M( @9 T$ C
39. reg [2:0] rxd_state;
    
40. always@(posedge clk or negedge rst_n)
    2 E! ?8 a% m% o% \! I8 S" I, q
41. begin
    + w/ ]  u8 C4 s! n% \
42.     if(!rst_n)
    6 b$ [/ f7 p3 L+ n) n6 f
43.         begin
    
44.             rxd_data <= 1'b0;
    
45.             rxd_flag_r <= 1'b0;
    
46.             rxd_state <= 1'b0;
    
47.         end
      c0 P: j" N# T( v
48.     else if(sck_p && !CS_N)
    
49.         begin
    2 f$ `8 \% \( z0 D( D
50.             case(rxd_state)
    5 R+ S7 q1 K+ r2 D9 n) L! i
51.                 3'd0:begin
    
52.                         rxd_data[7] <= MOSI;
    ) ~0 h2 L3 C% r" j; s; L) ?
53.                         rxd_flag_r <= 1'b0;   //reset rxd_flag
    
54.                         rxd_state <= 3'd1;
    $ c: |0 D+ e) E6 t+ f
55.                       end
    
56.                 3'd1:begin
    
57.                         rxd_data[6] <= MOSI;
    7 x6 G7 x4 p% w  }: i9 }' Q
58.                         rxd_state <= 3'd2;
    
59.                       end
    " D* z+ @  C8 c+ X
60.                 3'd2:begin
    9 k9 X! S- h9 B: _
61.                         rxd_data[5] <= MOSI;
    
62.                         rxd_state <= 3'd3;
    & J5 b1 w% u6 U: z. Z: A
63.                       end
    6 u$ b' m! H; K9 f8 b# e
64.                 3'd3:begin
    + V: e8 @' T5 A: J. I2 d* B* I
65.                         rxd_data[4] <= MOSI;
    # p: b- F5 E* V  c6 e% x- E% a
66.                         rxd_state <= 3'd4;
    
67.                       end
    4 L! z% U  R* i  u6 d
68.                 3'd4:begin
    
69.                         rxd_data[3] <= MOSI;
    
70.                         rxd_state <= 3'd5;
    
71.                       end
    ! _2 ]2 [9 ]4 i! l4 n1 w& r
72.                 3'd5:begin
    
73.                         rxd_data[2] <= MOSI;
    
74.                         rxd_state <= 3'd6;
    . L( j% e0 L0 _8 F5 R! \: T+ K
75.                       end
    2 x6 N! g0 t  |; i
76.                 3'd6:begin
    5 z) Z( J5 I, Z2 K* l0 K+ `# L
77.                         rxd_data[1] <= MOSI;
    
78.                         rxd_state <= 3'd7;
    
79.                       end
      Q/ l! p$ K0 V' g+ n
80.                 3'd7:begin
    
81.                         rxd_data[0] <= MOSI;
    
82.                         rxd_flag_r <= 1'b1;  //set rxd_flag
    - L6 F4 W( i5 Q) ~  a
83.                         rxd_state <= 3'd0;
    4 ~& J6 X* N$ x% e: D. F
84.                       end
    
85.                 default: ;
    ; ?/ K) \% A1 y
86.             endcase
    - a. O' [% @7 x, m, Y
87.         end
    & N" x) Z. {  c1 C. u# a/ i& }
88. end
    
89. 
    * Z  {- u( K# |/ k6 d2 R, l0 n6 J
90. 
    
91. //--------------------capture spi_flag posedge--------------------------------
    
92. reg rxd_flag_r0,rxd_flag_r1;
    " ~' l- q" W% u" N8 Q
93. always@(posedge clk or negedge rst_n)
    : S, v' |) f! e3 Y" ?7 u
94. begin
    
95.     if(!rst_n)
    / T3 m3 H/ ^# i# m( V
96.         begin
    
97.             rxd_flag_r0 <= 1'b0;
    $ g4 p, D8 {) g
98.             rxd_flag_r1 <= 1'b0;
    3 I  |3 r3 p' B! {/ w9 n
99.         end
    1 \; W1 P0 H' j- q
100.     else
     
101.         begin
     
102.             rxd_flag_r0 <= rxd_flag_r;
     * M: P/ ^6 [3 L
103.             rxd_flag_r1 <= rxd_flag_r0;
     0 o" u, N- `5 _* _* ]# Z
104.         end
     & s% c( q/ D3 `  Z
105. end
     2 H# p7 W$ c0 ~: D( S* G
106. 
     
107. assign rxd_flag = (~rxd_flag_r1 & rxd_flag_r0)? 1'b1:1'b0;
     
108. 
     
109. //---------------------spi_slaver send data---------------------------
       J9 O1 W/ K9 ]* o
110. reg [2:0] txd_state;
     
111. always@(posedge clk or negedge rst_n)
     
112. begin
     
113.     if(!rst_n)
     
114.         begin
     6 H0 O9 u4 P$ n4 F3 o. G& u
115.             txd_state <= 1'b0;
     
116.         end
     
117.     else if(sck_n && !CS_N)
     5 k: j9 ]5 }9 X2 ~5 N' a$ E
118.         begin
     
119.             case(txd_state)
       m/ N4 M1 b8 g. V3 G6 }" a9 I
120.                 3'd0:begin
     7 X" u! i: G# Z5 L" P
121.                         MISO <= txd_data[7];
     
122.                         txd_state <= 3'd1;
     
123.                       end
     5 X, i- E' L8 P0 `6 J/ i/ K# Z
124.                 3'd1:begin
     
125.                         MISO <= txd_data[6];
     4 _$ H2 o+ J/ F8 p" R1 A! x
126.                         txd_state <= 3'd2;
     , Q  p' P  Y% S$ z1 B, x) X6 d
127.                       end
     
128.                 3'd2:begin
     
129.                         MISO <= txd_data[5];
     $ v. S' \# q) C
130.                         txd_state <= 3'd3;
     
131.                       end
     
132.                 3'd3:begin
     / W" ^) ]; x, p9 _' V
133.                         MISO <= txd_data[4];
     ! n) @% `" n$ {( X7 p6 @8 W
134.                         txd_state <= 3'd4;
     
135.                       end
     % j; [) W8 Z4 m) Y$ V0 b7 }4 \
136.                 3'd4:begin
     
137.                         MISO <= txd_data[3];
     
138.                         txd_state <= 3'd5;
     # p  g, }# b8 N7 X, E1 Z
139.                       end
     
140.                 3'd5:begin
     
141.                         MISO <= txd_data[2];
     
142.                         txd_state <= 3'd6;
     / k, j% ~; j/ P) R3 x0 y' \% P
143.                       end
     
144.                 3'd6:begin
     
145.                         MISO <= txd_data[1];
     
146.                         txd_state <= 3'd7;
     8 V+ H" K7 w  L4 D+ N1 m
147.                       end
     
148.                 3'd7:begin
     
149.                         MISO <= txd_data[0];
     # e" U6 C: g* T" x
150.                         txd_state <= 3'd0;
     & M& i+ n$ H$ Y9 S
151.                       end
     . \& a! R1 c" C: j* p" {
152.                 default: ;
     ' o" R1 e  {2 i1 w
153.             endcase
     
154.         end
     " U9 @) y3 v! t- r
155. end
     8 R' D; F$ k* ^9 q; `
156. 
     
157. endmodule

复制代码

' ?5 I* ?  G0 ?) S5 ]8 e+ J9 j) y

; ], q, |, r9 ~, G
- _6 g$ O2 p1 d: W; |+ O