一．SPI协议简要介绍

SPI，是英语Serial Peripheral Interface的缩写，顾名思义就是串行外围设备接口。SPI，是一种高速的，全双工，同步的通信总线，并且在芯片的管脚上只占用四根线，节约了芯片的管脚，同时为PCB的布局上节省空间，提供方便，正是出于这种简单易用的特性，现在越来越多的芯片集成了这种通信协议。
  SPI总线是Motorola公司推出的三线同步接口，同步串行3线方式进行通信:一条时钟线SCK，一条数据输入线MOSI，一条数据输出线MISO;用于 CPU与各种外围器件进行全双工、同步串行通讯。SPI主要特点有:可以同时发出和接收串行数据;可以当作主机或从机工作;提供频率可编程时钟;发送结束中断标志;写冲突保护;总线竞争保护等。

SPI总线有四种工作方式(SP0, SP1, SP2, SP3)，其中使用的最为广泛的是SPI0和SPI3方式。SPI模块为了和外设进行数据交换，根据外设工作要求，其输出串行同步时钟极性和相位可以进行配置，时钟极性(CPOL)对传输协议没有重大的影响。如果CPOL=0，串行同步时钟的空闲状态为低电平；如果CPOL=1，串行同步时钟的空闲状态为高电平。时钟相位(CPHA)能够配置用于选择两种不同的传输协议之一进行数据传输。如果 CPHA=0，在串行同步时钟的第一个跳变沿(上升或下降)数据被采样；如果CPHA=1，在串行同步时钟的第二个跳变沿(上升或下降)数据被采样。

SPI主模块和与之通信的外设时钟相位和极性应该一致。

以下是SPI时序图：

   主要讲解一下广泛使用的两种方式设置：

SPI0方式：CPOL=0，CPHA=0；SCK空闲状态为低电平，第一个跳变沿（上升沿）采样数据，无论对Master还是Slaver都是如此。

SPI3方式：CPOL=1，CPHA=1；SCK空闲状态为高电平，第二个跳变沿（上升沿采样数据，无论对Master还是Slaver都是如此。

其实对于SPI0和SPI1发送与接收数据，可以总结为一句话：上升沿采样数据，下降沿发送数据。全双工同时进行，当然，必须在CS拉低使能情况下。

二．FPGA作为Slaver实现SPI3方式与STM32通信

1.STM32方面：用库函数配置SPI1，设置CPOL=1，CPHA=1.

2.FPGA方面：

（1）通过边沿检测技术得出SCK上升沿与下降沿标志,用于下面状态机中的数据采样及发送。

（2）根据时序图，采用2个状态机分别在SCK上升沿实现数据采样，下降沿实现数据发送。无论是采样还是发送，都是高位在前，从Bit[7]到Bit[0]，共8位数据。

（3）最后通过边沿检测技术得出数据采样完成标志，用于用户操作。

以下是SPI3的时序图：

三.Verilog代码部分

测试工程代码:实现了STM32每隔200ms发送流水灯数据给FPGA，使FPGA系统板上的4个LED灯实现流水操作；同时，FPGA每隔1s发送计数数据给STM32，并在STM32系统板上的LCD屏出来，即:显示0-9循环计数。

但下面的代码只是SPI作为从机的驱动部分，包括SPI发送数据与接收数据。

% R/ `+ A# r% X% f' x% L

1. /***********************************************************************
   
2. 　　   ****************** name：SPI_Slaver_Driver **************
   
3. 　　          ********** author：made by zzuxzt **********
   8 E4 _2 L. e8 H9 D/ P
4. 　　   ****************** time：2014.4.29 **********************
   
5. ***********************************************************************/
   
6. //use SPI 3 mode,CHOL = 1,CHAL = 1
   
7. module spi(input clk,
   
8.               input rst_n,
   " h% [/ C* S6 a( g6 |' q) t5 k2 z
9.               input CS_N,
   # j) ?! c, e8 J. r9 Y' ]
10.               input SCK,
    
11.               input MOSI,
    
12.               input [7:0] txd_data,
      V- _4 F. l- L' W9 @1 {3 X
13.               output reg MISO,
    
14.               output reg [7:0] rxd_data,
    / E' n# i6 s# E$ b+ N. c/ s9 T
15.               output rxd_flag); 　　//recieve done,please transmit data
    + U3 F7 j5 t  w+ I9 R
16. 
    * v8 Z) d; `  H0 x
17. //-------------------------capture the sck-----------------------------
    $ `# ^) d+ r4 Y2 h: O* n2 L
18. reg sck_r0,sck_r1;
    : \4 i+ k- E- o$ e
19. wire sck_n,sck_p;
    ( n0 S2 r' u+ }9 p
20. always@(posedge clk or negedge rst_n)
    
21. begin
    5 m! O6 l  q& a5 z; e4 Q. k
22.     if(!rst_n)
    1 E3 G) f  g) e" t
23.         begin
    $ s- K+ c/ U  b" \) @
24.             sck_r0 <= 1'b1;   //sck of the idle state is high
    
25.             sck_r1 <= 1'b1;
    
26.         end
    9 a8 ?. m. O( w& s" s6 W* w
27.     else
    $ k- ^" B5 Z3 E5 ~4 `1 w
28.         begin
    
29.             sck_r0 <= SCK;
    7 g. e& @# P* q1 n
30.             sck_r1 <= sck_r0;
    
31.         end
    ) P+ l3 F, J4 V6 w4 z3 j3 U" o8 E
32. end
    
33. 
    
34. assign sck_n = (~sck_r0 & sck_r1)? 1'b1:1'b0;   //capture the sck negedge
    ) o, Y  W5 P* X6 D  _: g- K
35. assign sck_p = (~sck_r1 & sck_r0)? 1'b1:1'b0;   //capture the sck posedge
    
36. 
    / K* w! x4 G; w$ N, j# d
37. //-----------------------spi_slaver read data-------------------------------
    ; }% y$ i+ e# Z* r; m2 X
38. reg rxd_flag_r;
    
39. reg [2:0] rxd_state;
    
40. always@(posedge clk or negedge rst_n)
    
41. begin
    
42.     if(!rst_n)
    
43.         begin
    
44.             rxd_data <= 1'b0;
    ! b& c- _5 u; Z2 `' x1 P. `
45.             rxd_flag_r <= 1'b0;
    
46.             rxd_state <= 1'b0;
    " q3 r, I( [2 ?2 N* j$ h6 D/ {& _
47.         end
    " d0 _6 L, ~$ v) Y
48.     else if(sck_p && !CS_N)
    
49.         begin
    3 H! v! L- j  o7 [: Q1 [# G9 G
50.             case(rxd_state)
    6 w! h* ~# S4 F) Y
51.                 3'd0:begin
    
52.                         rxd_data[7] <= MOSI;
    , b1 x9 T3 Q4 N
53.                         rxd_flag_r <= 1'b0;   //reset rxd_flag
    # x1 k1 F" H* _! E
54.                         rxd_state <= 3'd1;
    
55.                       end
    ! [3 i6 ^: _" P/ D' J  H$ ?
56.                 3'd1:begin
    # E5 o4 f, e9 a, i9 c) |$ ~
57.                         rxd_data[6] <= MOSI;
    
58.                         rxd_state <= 3'd2;
    ; m( D; Z4 X7 J1 u' N3 o
59.                       end
    % Q  e$ R, I0 @; K3 s* d- p
60.                 3'd2:begin
    ' {9 b8 F: L# Q
61.                         rxd_data[5] <= MOSI;
    % C+ }6 u0 L; W3 `3 c* ]
62.                         rxd_state <= 3'd3;
    
63.                       end
    ' |! s/ ^: R, |; B5 F+ s1 l
64.                 3'd3:begin
    8 n7 H5 m* @0 J3 ^5 T/ N% h# l2 I' l
65.                         rxd_data[4] <= MOSI;
    " i. k7 S  K: _
66.                         rxd_state <= 3'd4;
    ! B) O" z5 \, p1 x8 h8 K  e' _
67.                       end
    
68.                 3'd4:begin
    
69.                         rxd_data[3] <= MOSI;
    
70.                         rxd_state <= 3'd5;
    
71.                       end
    
72.                 3'd5:begin
    , _2 }2 f* u5 o8 z& h: {
73.                         rxd_data[2] <= MOSI;
    
74.                         rxd_state <= 3'd6;
    
75.                       end
    ( g% ]. i; M7 j& A
76.                 3'd6:begin
    
77.                         rxd_data[1] <= MOSI;
    
78.                         rxd_state <= 3'd7;
    
79.                       end
    
80.                 3'd7:begin
    
81.                         rxd_data[0] <= MOSI;
    + l8 G* S4 X, Z" k
82.                         rxd_flag_r <= 1'b1;  //set rxd_flag
    
83.                         rxd_state <= 3'd0;
    
84.                       end
    
85.                 default: ;
    " ]! b& h, Y# |$ h
86.             endcase
    
87.         end
    
88. end
    
89. 
    
90. 
    
91. //--------------------capture spi_flag posedge--------------------------------
    5 `* e' [. d1 _" Q( A- h
92. reg rxd_flag_r0,rxd_flag_r1;
    
93. always@(posedge clk or negedge rst_n)
    
94. begin
    9 `1 s' j) ^* p& r& _  l
95.     if(!rst_n)
    ' {. X+ N5 m& Y) ?
96.         begin
    
97.             rxd_flag_r0 <= 1'b0;
    
98.             rxd_flag_r1 <= 1'b0;
    7 f% h) Z$ H! ^5 Q1 X+ d' j( w: ^
99.         end
    
100.     else
     
101.         begin
     
102.             rxd_flag_r0 <= rxd_flag_r;
     $ Y* }- ?4 z- y$ P6 b0 B
103.             rxd_flag_r1 <= rxd_flag_r0;
     
104.         end
     
105. end
     
106. 
     0 ]5 y( v' \, Y8 q! m% s5 I8 w% _
107. assign rxd_flag = (~rxd_flag_r1 & rxd_flag_r0)? 1'b1:1'b0;
     
108. 
     
109. //---------------------spi_slaver send data---------------------------
     2 r% d9 I  r4 g; U4 Q
110. reg [2:0] txd_state;
     
111. always@(posedge clk or negedge rst_n)
     4 t. ~/ J6 }; w7 b
112. begin
     
113.     if(!rst_n)
     
114.         begin
     
115.             txd_state <= 1'b0;
     
116.         end
     4 o0 D/ v! ^2 g0 y  y! q4 A
117.     else if(sck_n && !CS_N)
     
118.         begin
     
119.             case(txd_state)
     ( n  Q: Z4 @! v
120.                 3'd0:begin
     * |& E* D# I; H5 _( d3 P# ~  l) G
121.                         MISO <= txd_data[7];
     
122.                         txd_state <= 3'd1;
     
123.                       end
     
124.                 3'd1:begin
     
125.                         MISO <= txd_data[6];
     8 Z. }# |9 I9 k* Z/ m4 b
126.                         txd_state <= 3'd2;
     
127.                       end
     6 o# n9 v7 l6 J
128.                 3'd2:begin
     
129.                         MISO <= txd_data[5];
     6 W4 f" q" R) r2 J
130.                         txd_state <= 3'd3;
     . t! U2 x) M1 Q6 R; F6 [0 |
131.                       end
     - R* ]$ `- ~, G4 A  i
132.                 3'd3:begin
     8 Q. {) J. o9 {9 o# q  q# G
133.                         MISO <= txd_data[4];
     5 Q4 ~5 g1 V3 F) }
134.                         txd_state <= 3'd4;
     
135.                       end
     
136.                 3'd4:begin
     
137.                         MISO <= txd_data[3];
     
138.                         txd_state <= 3'd5;
     
139.                       end
     . g2 g( K6 u! ?1 {1 ~# @1 g
140.                 3'd5:begin
     9 J0 r/ |, T; k0 Q7 s
141.                         MISO <= txd_data[2];
     
142.                         txd_state <= 3'd6;
     7 I2 G) N6 Y7 |* C6 Z
143.                       end
     
144.                 3'd6:begin
     ' [( G# u8 |1 i6 s( n: U
145.                         MISO <= txd_data[1];
     
146.                         txd_state <= 3'd7;
     
147.                       end
     : Y5 A8 J) B; H, e6 x& c
148.                 3'd7:begin
     ! K1 p/ w: n! u/ o( O$ E9 t
149.                         MISO <= txd_data[0];
     
150.                         txd_state <= 3'd0;
     4 g2 f" T- e  l! B/ Z
151.                       end
     1 O" @, G* ]. l
152.                 default: ;
     1 V1 ]: ~0 L, l' r/ o8 c+ N
153.             endcase
     
154.         end
     0 A" Y) {" q& b2 k; s
155. end
     * W/ N8 p% a+ v( [5 N
156. 
     * N0 M) H# ~( X7 R
157. endmodule

复制代码