你的浏览器版本过低,可能导致网站不能正常访问!
为了你能正常使用网站功能,请使用这些浏览器。

基于 STM 32 建立时钟方案(附代码)

[复制链接]
eefishing 发布时间:2020-2-28 13:54
这里必须阐明系统时钟的简历对于系统运行的重要性。系统所有的运行都是建立在时钟的正常运行上的,没有稳健的系统时钟,就不可能有稳定的系统。

在系统中,复位后首要的任务是建立系统时钟,以下是建立系统时钟的基本步骤:


1. 将所有的 RCC 外设寄存器重设为默认值;

2. 启用外部高速晶振;

3. 等待,知道外部高速晶振稳定;

4. 设置欲取指缓存使能和代码延时值;

5. 设置 AHB(HCLK)等于系统时钟;

6. 设置高速 APB2(PCLK2)为系统时钟;

7. 设置低速 APB1(PCLK1)为系统时钟的 1/2,APB2 最高是 38MHz;

8. 设置 PLL 时钟源及倍频系数,使能 PLL,经过 PLL 被频后最高时钟只能 72MHz;

9. 等待 PLL 初始化;

10. 设置 PLL 为系统时钟;

11. 等待 PLL 成功作为系统时钟源。

以下通过实例代码表征上述的使用方法。主要就是根据以上的系统时钟配置的顺序来做代码处理:

ErrorStatus HSEStatusUpStatus;
// 将外设 RCC 寄存器重设为默认值
RCC_DeInit();
// 设置外部高速晶振
RCC_HSEConfig(RCC_HSE_ON);
// 等待 HSE 起振
HSEStatusUpStatus = RCC_WaitForHSEStatusUp();
if(HSEStatusUpStatus == SUCESS)
{
// 预取指缓存使能
FLASH_PrefetchBufferCmd(FLASH_PertchBuffer_Enable);
// 设置代码延时值,FLASH_Latency_2,2 延时周期
FLASH_SetLatency(FLASH_Latency_2);
// 设置 AHB 时钟(HCLK)
//RCC_SYSCLK_Div1 AHB 时钟 = 系统时钟
RCC_HCLKConfig(RCC_SYSCLK_Div1);
// 设置高速 AHB2 为系统时钟
RCC_PCLK2Config(RCC_HCLK_Div1);
// 设置低速 AHB 时钟
RCC_PCLK2Config(RCC_HCLK_Div2);
// 设置 PLL 时钟
RCC_PLLConfig(RCC_PLLSource_HSE_Div1,RCC_PLLMul_9);
// 使能 PLL
RCC_PLLCmd(enable);
// 等待指定 RCC 标志位设置成功,等待 PLL 初始化成功
while(RCC_GetFlagStatus(RCC_FLAG_PLLRDY) == RESET)
{
}
// 设置 PLL 为系统时钟
RCC_SYSCLKConfig(RCC_SYSCLKSource_PLLCLK)
//0x00 HSI,0X04 HSE,0X08 PLL
while(RCC_GetSYSCLKSource() != 0x08)
{
}
}
收藏 评论0 发布时间:2020-2-28 13:54

举报

0个回答

所属标签

关于
我们是谁
投资者关系
意法半导体可持续发展举措
创新与技术
意法半导体官网
联系我们
联系ST分支机构
寻找销售人员和分销渠道
社区
媒体中心
活动与培训
隐私策略
隐私策略
Cookies管理
行使您的权利
官方最新发布
STM32N6 AI生态系统
STM32MCU,MPU高性能GUI
ST ACEPACK电源模块
意法半导体生物传感器
STM32Cube扩展软件包
关注我们
st-img 微信公众号
st-img 手机版