在Flash的速度比CPU慢的情况下，并不能简单地说程序的执行是否有等待周期；请看下面的分析：
- J% [4 H8 u! s, ]; n5 M
& Z7 R9 {2 [( J' J# {$ _1 H首先，STM32的内部Flash是组织成64位宽度，即每次可以读出64位；在Flash与CPU的取指队列之间有两个缓冲器，用于暂存Flash中取出的指令，见下图。
点击查看图片
$ z( l1 a# l+ s- z, C其次，STM32的指令有16位的也有32位的，指令是从图中绿色的缓冲器取出；当绿色缓冲器变空时，黄色缓冲器中的内容会被复制到绿色缓冲器中；这样取指与读取Flash互不干扰。
5 @. e3 E5 v1 O0 H正因为STM32的指令有不同长度，所以程序执行的等待周期与程序的内容有关。
( H4 ]8 G9 n1 y
图一是假定所有指令都是16位的指令：
& l' h* ?& ~9 i; l% D1）时刻t0时黄色缓冲器和绿色缓冲器都为空，此时CPU等待3个周期后，到时刻t1时才能读到指令；
+ f& ^  R  x/ G# n' R* ~9 M; t2）时刻t1时绿色缓冲器被填满，黄色缓冲器仍为空，Flash控制器继续读取后续指令；
3）时刻t2时绿色缓冲器还有两个字节，黄色缓冲器被填满；此时因为两个缓冲器都有数据，读取Flash的操作暂停(图一中的绿色虚线框所示)；
9 i9 d! J- ?8 [0 J+ X7 ?$ [4）当黄色缓冲器变空时，绿色缓冲器被复制到黄色缓冲器，同时恢复读取Flash的操作；
$ [4 F" Z5 h  t9 {5 p9 _$ f# G2 s5）时刻t3时缓冲器的状态又变为上述第3）步的状态。
4 j. L( d# K) E4 E# F. h1 ^  I从以上分析可以看出，CPU的指令执行是没有等待周期的。但当执行跳转指令时，Flash缓冲器中的内容作废，系统回到了上述第1)步的状态。
9 F/ O: [$ h0 `% C# d$ s
& u; t9 E# Q# Z( P# |1 r图二是假定每三条指令中有两条16位的指令和一条32位的指令。这种情况下，如图所示，CPU的指令执行也是没有等待周期的。
5 d. e. z8 G" j9 s* l% D( |2 S; m
% ]+ s# D# e0 L6 O& |8 R. g图三是假定所有指令都是32位的指令，从图中可看出，CPU每执行两条指令，要插入一个等待周期。
; h- K/ `7 c. z8 {. n
: j9 L: ~5 |8 t6 d' \$ N上面的分析只是针对每个CPU周期都有取指操作的情况，而实际的操作中情况并没有这么简单，因为Cortex-M3的指令不都是单周期指令。
* N* Z! n9 V* ]+ ^( i% H所以说，实际的程序执行情况是受很多因素影响的，单纯静态的分析也是不现实的，因此才会出现这么多评测的标准和数据。我们应该以平均的性能指标作为参考的依据，而不是简单的有没有或有多少等待周期作为判断的依据。
" O, m7 J. ~2 c  s* ?7 E
出处：浪淘沙

学习了