你的浏览器版本过低,可能导致网站不能正常访问!
为了你能正常使用网站功能,请使用这些浏览器。
chrome
firefox
safari
ie8及以上
ST
意法半导体官网
STM32
中文官网
ST
全球论坛
登录/注册
首页
技术问答
技术帖
话题
资源
创客秀
视频
标签
积分商城
每日签到
IO口5V问题
[复制链接]
lzgmcurd
提问时间:2009-3-11 10:01 /
stm32f103的IO口如果设置成开漏输出是不是都可以承受5V?还是只有资料中标有FT的设置成开漏才能承受5V?
赞
0
收藏
0
评论
2
分享
发布时间:2009-3-11 10:01
举报
请先
登录
后回复
2个回答
小强-109685
回答时间:2009-3-11 11:09:24
a0a.1 0b0c
RE:IO口5V问题
承受5V一般指的是输入,开漏的输出指的是输出端口的结构,这种方式需要加外部的上拉电阻,这样可以在输出逻辑1时,在端口上呈现地外部上拉的电平,比如你上拉的是5V,那么将可以输出5V的逻辑电平,不过,这个还是会跟你的输出端口外接的模块的入阻有关.
赞
0
评论
回复
支持
反对
萧星-96138
回答时间:2009-3-11 11:25:44
a0a.1 0b0c
RE:IO口5V问题
可以考虑线之间用mos管 隔离
赞
0
评论
回复
支持
反对
所属标签
相似问题
关于
意法半导体
我们是谁
投资者关系
意法半导体可持续发展举措
创新与技术
意法半导体官网
联系我们
联系ST分支机构
寻找销售人员和分销渠道
社区
媒体中心
活动与培训
隐私策略
隐私策略
Cookies管理
行使您的权利
官方最新发布
人形机器人运动控制、感知与智能配电
半导体创新技术与应用方向
EE架构与软件定义汽车
12V/48V 汽车智能配电(SPD)
区域控制单元(ZCU)与分区架构
关注我们
微信公众号
手机版
快速回复
返回顶部
返回列表
RE:IO口5V问题
RE:IO口5V问题