古人说的一句,方法总比问题多,真的一点儿也不假
" F- a4 B {. j- V4 \2 x
, p/ Y, w; m' |, r. {/ O) f硬件有问题,怕啥,大神来支招,就算是先天性bug,一样搞定
p* C6 V7 J) `9 x3 |5 N最近看到一个硬件I2C bug解决的方案,特来与大家分享
0 ~# q0 s' e. X/ c9 Q1 E大神从芯片底层分析了为啥会有这样的bug,真大神也
( I, ]# Z% }1 P# ]0 i& C( Phttp://racede.me/talk_about_stm32_i2c_peripheral.html6 |/ V& C0 B) T2 o8 I! j6 a
后面给出的解决方案如下:
$ O) i, D/ V$ D) K发送时:
$ S$ a0 m! h+ P" u
- K, v/ c4 T% T/ d- e开始,发送写地址,器件应答,清ADDR,一字节数据到写DR,硬件把DR数据写入到DSR,当DSR传输完毕时,DR也为空,BTF置位,这时我们再写一字节数据到DR,如此循环,最后一次BTF置位的时候发送P或者重起始(R)。这样操作,“硬件把DR数据写入到DSR”执行的时间是我们可以预料的,不存在上面提及的冲突问题。
' R; j1 P# F: g! H1 j" N! W" H. w! C2 r9 b1 C# c
接收时:
/ b7 [, M6 A* O. I: ?5 K% h' M1 c4 M b \9 F% Y, q
1、接收一个字节:按照ST给的方法。开始,发送读地址,器件应答,清ADDR前软件下拉SCL,写完NACK、STOP和DR后软件再释放SCL。RxNE时读DR。! s6 g5 _4 p! B/ f: b0 P9 Q- M1 H
7 t- Q+ e( z. H5 U& K: ~2、接收两个字节:也是按照ST的方法。开始,发送读地址,器件应答,设置POS和ACK,下拉SCL,清ADDR,设置NACK,释放SCL。BTF时,软件拉低SCL,发送STOP,读DR,释放SCL,再读DR。) S# k0 b3 W" k4 {, U6 p! E
# c. N8 i0 O1 V4 S- K+ o6 `$ E( Y3、接收两个以上字节:开始,发送读地址,器件应答,直接清ADDR。BTF时,读DR一次。再BTF,再读DR一次,如此循环。倒数第二次BTF时设置NACK(注意DR和DSR各有一字节的数据),读DR一次。再等到最后一次BTF时,软件拉低SCL,发送STOP,读DR,释放SCL,再读DR。 具体的,还是靠大家自己去参悟啦
0 {* y, T& q' X9 [+ d) M \7 s: ] |
斑斑见笑了
不考虑多主机的时候,模拟也是不错的选择。
确实啊,模拟的,可移植性很强。硬件I2C,想规避bug的话,确实很蛋疼,不知道ST怎么想的,哈哈
之前看过一个帖子,不知道是不是真的,说的是ST不愿意花钱买NXP的专利,于是自己做了这么一套。不知道是不是真的。
如果不想买专利的话,像ATMEL那样换一个名字不就好了
坑。。。还好有大神支招,哈哈
另起一个名字,就叫什么ST-LINK,哈哈哈
全都是Link,也凌乱了,哈哈