古人说的一句，方法总比问题多，真的一点儿也不假
+ X4 [$ D# r$ s" v) m, G
硬件有问题，怕啥，大神来支招，就算是先天性bug，一样搞定
" ~7 _- S0 Z" _- m. v* W最近看到一个硬件I2C bug解决的方案，特来与大家分享
8 L$ w! G# J1 L$ Z2 s# E% [* p大神从芯片底层分析了为啥会有这样的bug，真大神也
http://racede.me/talk_about_stm32_i2c_peripheral.html
后面给出的解决方案如下：
. y$ I3 \0 e" b% @

发送时：

# X* U. I4 |: J& b# h& H: M3 y开始，发送写地址，器件应答，清ADDR，一字节数据到写DR，硬件把DR数据写入到DSR，当DSR传输完毕时，DR也为空，BTF置位，这时我们再写一字节数据到DR，如此循环，最后一次BTF置位的时候发送P或者重起始（R）。这样操作，“硬件把DR数据写入到DSR”执行的时间是我们可以预料的，不存在上面提及的冲突问题。

+ W% C; @% Q7 U! Z: Z接收时：
, n- r9 {& W% l. g5 Y
& l$ h$ m9 H: x$ c' Y1、接收一个字节：按照ST给的方法。开始，发送读地址，器件应答，清ADDR前软件下拉SCL，写完NACK、STOP和DR后软件再释放SCL。RxNE时读DR。
% P) R7 O3 y8 V; S3 k* |
1 {: H, Q7 h) ?* C2、接收两个字节：也是按照ST的方法。开始，发送读地址，器件应答，设置POS和ACK，下拉SCL，清ADDR，设置NACK，释放SCL。BTF时，软件拉低SCL，发送STOP，读DR，释放SCL，再读DR。

( j3 C  _5 e/ l; J1 |/ w! U3、接收两个以上字节：开始，发送读地址，器件应答，直接清ADDR。BTF时，读DR一次。再BTF，再读DR一次，如此循环。倒数第二次BTF时设置NACK(注意DR和DSR各有一字节的数据)，读DR一次。再等到最后一次BTF时，软件拉低SCL，发送STOP，读DR，释放SCL，再读DR。

具体的，还是靠大家自己去参悟啦
$ X& u. H, |$ n, b

这种帖子含金量蛮高的，支持多发这种帖子

巅峰残狼 发表于 2015-1-5 16:56
这种帖子含金量蛮高的，支持多发这种帖子

斑斑见笑了

之前调试的时候，就是多个字节发送的时候太麻烦了，用他的硬件发送的时候，看见勘误手册上写着，当发送一个字节的时候应该怎么办，两个字节的时候应该怎么办，实在是太麻烦了，后来直接使用模拟算了。
不考虑多主机的时候，模拟也是不错的选择。

QianFan 发表于 2015-1-5 18:59
) h. @# U2 L% k之前调试的时候，就是多个字节发送的时候太麻烦了，用他的硬件发送的时候，看见勘误手册上写着，当发送一个 ...

确实啊，模拟的，可移植性很强。硬件I2C，想规避bug的话，确实很蛋疼，不知道ST怎么想的，哈哈

ajane 发表于 2015-1-5 19:02
确实啊，模拟的，可移植性很强。硬件I2C，想规避bug的话，确实很蛋疼，不知道ST怎么想的，哈哈 ...

之前看过一个帖子，不知道是不是真的，说的是ST不愿意花钱买NXP的专利，于是自己做了这么一套。不知道是不是真的。
% p! q9 O, I) B6 m如果不想买专利的话，像ATMEL那样换一个名字不就好了

QianFan 发表于 2015-1-5 19:04
1 g8 W; g: n9 {# }3 H* k5 d5 f3 E6 K3 X之前看过一个帖子，不知道是不是真的，说的是ST不愿意花钱买NXP的专利，于是自己做了这么一套。不知道是 ...

( t2 }9 f& n# ^: S% ~/ p1 X% N坑。。。还好有大神支招，哈哈

ajane 发表于 2015-1-5 19:06
, j( N+ h, S1 u" |- V0 X坑。。。还好有大神支招，哈哈

: G: m# S$ x  B. O8 d/ d+ H4 A另起一个名字，就叫什么ST-LINK，哈哈哈

QianFan 发表于 2015-1-5 19:07
' T: E  d% w0 ]另起一个名字，就叫什么ST-LINK，哈哈哈

全都是Link，也凌乱了，哈哈

顶一下，，，，，，，，，，

不错的资料，去试试看了。。

st的i2c是很烂的，我就遇到问题了，用中断发送数据时，会多发1个0

感谢分析分享！！！

之前调试的时候，就是多个字节发送的时候太麻烦了，用他的硬件发送的时候，看见勘误手册上写着，当发送一个

感謝分享