嗯，如何映射到自己的项目实际应用中去，还需要大家活学活用
/ V6 Y2 v% q1 E$ K) U& P6 T& z( S7 W5 q
一 STM32 ADC 采样 频率的确定
+ E) E1 v- |0 l4 J* Q先看一些资料，确定一下STM32 ADC 的时钟：. h* D! e8 n: x3 {- y
(1)，由时钟控制器提供的ADCCLK 时钟和PCLK2(APB2 时钟)同步。CLK 控制器为ADC 时钟提供一个专用的可编程预分频器。 f1 f0 V6 f a% A. G
(2)一般情况下在程序 中将 PCLK2 时钟设为 与系统时钟 相同
- |( |( z% ^0 \$ V. ~9 NRCC_HCLKConfig(RCC_SYSCLK_Div1);: K# J) H: W4 [0 F/ `6 Z
RCC_PCLK2Config(RCC_HCLK_Div1);5 F& u0 r2 }6 r0 r. J* L
RCC_PCLK1Config(RCC_HCLK_Div2);' j `) V- Y4 k% b" A: r; I& [
(3)在时钟配置寄存器(RCC_CFGR) 中 有 为ADC 时钟提供一个专用的可编程预分器
1 n, P8 K+ ?2 k; h8 y位15:14 ADCPRE：ADC预分频 F% W8 Q7 s* e# P7 ~* {( P/ A2 s" a
由软件设置来确定ADC时钟频率6 w. v x6 ]. i+ i) ?. R( V
00：PCLK2 2分频后作为ADC时钟& ~; A7 j0 C X5 P
01：PCLK2 4分频后作为ADC时钟' ]% r3 i1 z# L1 D9 V- @
10：PCLK2 6分频后作为ADC时钟- s# c% `; z7 p8 ]4 F* Z- \1 H
11：PCLK2 8分频后作为ADC时钟0 }. u+ k9 J: ^# o; W4 T& @$ k$ \( G
我们可对其进行设置例如：3 ]0 @, Z9 Y( E! X5 D- m
RCC_ADCCLKConfig(RCC_PCLK2_Div4);' ]" k K; Z) b/ {5 b, P
另外还有 ADC 时钟使能设置. V/ P$ u! a4 i* d$ v
RCC_APB2PeriphClockCmd(RCC_APB2Periph_ADC1 | RCC_APB2Periph_ADC2 |
+ x3 o) S* p) L) ~& Z8 FRCC_APB2Periph_GPIOC, ENABLE);
* c7 o) a/ o" V(4)16.7 可编程的通道采样时间2 |5 v6 o+ G5 Y& }9 ?. t
ADC 使用若干个ADC_CLK 周期对输入电压采样，采样周期数目可以通过ADC_SMPR1 和ADC_SMPR2 寄存器中的SMP[2:0]位而更改。每个通道可以以不同的时间采样。- Q7 O$ i: K% p7 U% C( i, `
总转换时间如下 计算：
% _8 `0 ^% g r! ?: ^# ?1 Y( STCONV = 采样时间+ 12.5 个周期
6 k- n& L9 j& j7 v" S9 e- W例如：9 E6 r3 a8 j: d' [$ @) D0 g# M
当ADCCLK=14MHz 和1.5 周期的采样时间& `' J8 P- W& n1 d/ ^& d
TCONV = 1.5 + 12.5 = 14 周期 = 1μs
9 n2 y U9 @# Q- H' `SMPx[2:0]：选择通道x的采样时间
- _7 m0 F- @# Q5 B2 e8 ]这些位用于独立地选择每个通道的采样时间。在采样周期中通道选择位必须保持不变。* [/ O% S N5 x
000：1.5周期 100：41.5周期
' p) p' F) J2 s, W001：7.5周期 101：55.5周期
+ x. v2 E6 N' [( b& K010：13.5周期 110：71.5周期
: p/ R( |' |6 J) M3 [" X) d011：28.5周期 111：239.5周期
" M* Z' q5 k9 j! x& s注：$ f- l" t$ m% a
– ADC1的模拟输入通道16和通道17在芯片内部分别连到了温度传感器和VREFINT。. F$ o- |0 f0 z/ o! {! S
– ADC2的模拟输入通道16和通道17在芯片内部连到了VSS。* Z5 s2 R) e' }% ~, @
2. 具体分析如下：! y) U- Q, v1 @6 \" K
(1)我们的输入信号是50Hz (周期为20ms)，初步定为1周期200个采样点，(注：一周期最少采20个点，即采样率最少为1k) ，每2个采样点间隔为 20ms /200 = 100 us; C2 T7 k/ F4 p: M
ADC可编程的通道采样时间我们选最小的 1.5 周期，则 ADC采样周期一周期大小为100us /1.5=66us 。 ADC 时钟频率为 1/66us =15 KHz。" S) {% \6 c1 R( p! M. e
ADC可编程的通道采样时间我们选71.5 周期，则 ADC采样周期一周期大小为(100us /71.5) 。 ADC 时钟频率为 7.15MHz。: P/ h" W% P/ k6 { m3 L! L
(2)接下来我们要确定系统时钟：我们 用的是 8M Hz 的外部晶振做时钟源(HSE)，估计得 经过 PLL倍频 PLL 倍频系数分别为2的整数倍，最大72 MHz。为了 提高数据计算效率，我们把系统时钟定为72MHz，(PLL 9倍 频)。则PCLK2=72MHz,PCLK1=36MHz;& Q+ @2 |, R7 U2 b0 [
我们通过设置时钟配置寄存器(RCC_CFGR) 中 有 为ADC 时钟提供一个专用的可编程预分器，将PCLK2 8 分频后作为ADC 的时钟，则可 知ADC 时钟频率为 9MHz
( j' h1 W6 N6 g; a# W0 m" P9 }从手册可知： ADC 转换时间：STM32F103xx 增强型产品：ADC 时钟为56MHz 时为1μs(ADC 时钟为72MHz 为1.17μs)
: I8 N: }0 Q& b* \(3)由以上分析可知：不太对应，我们重新对以上中 内容调整，提出如下两套方案：
# G6 k& ^ a' M! L/ M' O6 f0 g方案一：我们的输入信号是50Hz (周期为20ms)，初步定为1周期2500个采样点，(注：一周期最少采20个点，即采样率最少为1k) ，每2个采样点间隔为 20ms /2500 = 8 us
' Q3 W; z9 g$ ~2 h: u: c8 GADC可编程的通道采样时间我们选71.5 周期，则 ADC采样周期一周期大小为8us /71.5 。 ADC 时钟频率约为 9 MHz。; K( R) h% G) o6 R7 {5 v
将PCLK2 8 分频后作为ADC 的时钟，则可知ADC 时钟频率为 9MHz
8 z3 b1 u6 ^8 E$ w7 A7 t, G方案二：我们的输入信号是50Hz (周期为20ms)，初步定为1周期1000个采样点，(注：一周期最少采20个点，即采样率最少为1k) ，每2个采样点间隔为 20ms /1000= 20 us
# D! l( {9 B: H- w- }ADC可编程的通道采样时间我们选239.5周期，则 ADC采样周期一周期大小为20us /239.5 。 ADC 时钟频率约为 12 MHz。- o% S1 `# c6 m! t# J& ?1 q( t/ c
将PCLK2 6 分频后作为ADC 的时钟，则可 知ADC 时钟频率为 12MHz
' k( w/ b. [! ]: I% ^. s2 T) {% q1 m, u* Z1 J. y" E
|
微信公众号
手机版
唉，没有唉，我们都是按部就班的来，不懂计算原理，头疼
我设置42MHz，肯定不匹配啊，实际用起来却也没问题，不知道后期会不会出bug