请教一个PLL无法正常倍频的问题

你的浏览器版本过低，可能导致网站不能正常访问！
为了你能正常使用网站功能，请使用这些浏览器。

st-img

chrome

st-img

firefox

st-img

safari

st-img

请教一个PLL无法正常倍频的问题

[复制链接]

a5a 提问时间：2015-9-8 11:21 /

情况描述：
stm32l152 - discovery PLL采用HSI作为时钟源，如果PLL 选择 > 1的倍频 stlink调试的时候就会发现卡在检测系统时钟是否为PLL的位置，请问可能是什么问题造成的？HSI默认16MHz,两倍倍频后32MHz没有超过Fmax啊，求解。

赞收藏评论1 发布时间：2015-9-8 11:21

1个回答

五哥1 回答时间：2018-5-2 19:15:49

这个时钟的设置是初学者的大敌，建议用CUBEMX 熟悉时钟的设置

评分

参与人数 1	蝴蝶豆 +2	收起理由
zero99	+ 2

查看全部评分

赞 0 评论

所属标签

相似问题

关于 意法半导体: 我们是谁; 投资者关系; 意法半导体可持续发展举措; 创新与技术; 意法半导体官网

联系我们: 联系ST分支机构; 寻找销售人员和分销渠道; 社区; 媒体中心; 活动与培训

隐私策略: 隐私策略; Cookies管理; 行使您的权利

官方最新发布: 人形机器人运动控制、感知与智能配电; 半导体创新技术与应用方向; EE架构与软件定义汽车; 12V/48V 汽车智能配电（SPD）; 区域控制单元（ZCU）与分区架构

关注我们: 微信公众号; 手机版