定时器8 trgo触发AD转换后经DMA传递数据到内存，ADC_Resolution_8b, ADC_SampleTime_3Cycles,理论上一次采样时间约 11*ADCCLK(22.5MHz)。约为500ns。可以时间测试发现，timer8触发AD采样到DMA传输数据完成需要17.777us.是在想不明白时间为什么这么长？哪位能帮忙分析下原因么？程序中别的什么都没做。

没用过stm32F427,F103与理论值也是差太远。

晶振时间不对》？？？？

既然说AD采样时间，就是从开始采样到转换结束的时间，这点芯片手册写的很详细了。

很好奇你的时间数据怎么测出来的？然后又怎么得出采样时间过长的结论的。。

我采用的定时器触发，定时器周期运行，在DMA传输完成中断中读取定时器的值就知道定时器从触发到转换完成需要多久了。

现在 定时器触发一次 AD连续采样四次  到 DMA传输完成   需要0x02ec个定时器周期，实际会比这个还要短些，但是也太长了。我这个是同步采样，真不知道要是双重模式 或 三重模式 会怎么样

哦 你这样测试倒是可以做些评估。

你如果采样多重模式交替转换肯定会快些。

愁死了   还有更不靠谱的事情呢！  真实奇怪了  为什么片上的ad都这么差，弄的频率低些  采样准些也行啊，有点受不了了。

手册上说明通道切换时间了么？哪位知道，告诉我下。

ADC采样时间可以配置的，总的转换时间Tconv = Sampling time + 12 cycles

做ADC先得保证电源及参考电压稳定。如果觉得数据误差比较大，可以适当加长采样时间。