前言
某些使用外置SDRAM 的STM32应用客户反映其产品在EMC测试中，存在由于SDRAM信号导致辐射干扰超标的问题。在终端产品中如果不能用机壳屏蔽辐射干扰，那么这类问题往往需要通过修改SDRAM信号的PCB设计来解决。
这里针对SDRAM的PCB应用设计中如何改善辐射干扰问题做个概述，抛砖引玉，以供参考。

PCB设计中的SDRAM辐射干扰对策
SDRAM由于其工作在较高的频率，具有较陡的上升沿和下降沿，因此在PCB设计中有必要将其信号走线按高速信号传输线来处理，通常要注意下面的一些基本原则:

1.保持SDRAM信号的完整性
3 j+ b! L% P' kSDRAM信号的失真将进一步拓宽信号的辐射频谱，从而带来更严重的辐射问题，因此必须注意SDRAM信号完整性设计。
. B$ L" H+ d* k--- 推荐使用4层或更多层板将SDRAM信号的特性阻抗控制在50欧姆，尽可能减少过孔在SDRAM总线上的使用，保持阻抗的连续性，减少由阻抗不连续导致的信号反射；
7 I- t. c  m! h: Y, U--- SDRAM信号走线间距应遵循3W原则，两根走线中心间距尽可能保持至少3倍线宽， 可以减少因为信号间窜扰而导致的信号失真；
5 D1 ?. y7 k8 M% h--- 尽可能使SDRAM靠近MCU，缩短MCU到SDRAM信号走线的长度（通常不应超过120毫米);

2.保持最短的SDRAM信号回流路径
) f1 |. f$ {* ?0 A% g  G1 j" n' i对于多层PCB来说，高速信号的回流路径就是其走线在参考平面的投影。在PCB设计中，应该注意保持其参考平面的完整连续，如果由于信号换层或电源层分割等原因而导致信号回流路径被切断，必须通过增加换层电容/换层地过孔和电源平面跨接电容等手段确保SDRAM信号有最短的回流路径。
* S* q* @, O$ u  O9 t: p
$ b. R/ ?! p! {( v3.将SDRAM信号（特别是时钟信号）布放在PCB的内层
5 a, I: i; Y7 ~% r' w) d4 M在SDRAM信号中，时钟信号有最强的辐射电平，可以通过将其布放在PCB内层并加以外层地铜箔屏蔽的方法减少其辐射。
3 ]( C  e, B$ A对于STM32的FMC接口同时外挂有SDRAM和FLASH的设计，由于SDRAM和FLASH共享了某些MCU管脚，其复杂的走线拓扑结构进一步增强了SDRAM信号的辐射干扰，建议将SDRAM和FLASH的走线都尽可能布放在PCB内层，同时在PCB的外层用地平面对这些信号加以屏蔽。
( @9 q8 e5 |/ x7 I/ Y# @: K
! }9 y3 k+ h* R' F1 y4.保持SDRAM走线区域与其它信号/线缆尽可能远的距离
较长的其它走线或线缆可以作为天线将耦合的SDRAM辐射信号发送出去，所以应该在PCB中将它们布置在远离SDRAM信号的区域，必要的时候可以在这些走线或线缆连接端放置磁珠或滤波器衰减SDRAM辐射信号。
6 u# L/ h3 k! D( H6 w
9 L; x6 W" |+ Z: t& N1 X3 L# g转自：STM32单片机
) H+ @& x2 _. }* W( c1 N- |; Y

最近项目中SDRAM是与MCU贴的最近的一个元件，当然还是有做一些emc相关措施抗干扰，似乎影响没有想象中那么大。

其实SDRAM的频率相对来说没有非常高，就算是SRAM这个更高频率的存储器也很少会说干扰到其他的元器件，反而经常有干扰的是一些交互单线双线的SPI器件，有时候就会有天线效应从而产生较为明显的纹波

我去，这么多时间写帖子！！！！牛逼啊

两根走线中心间距尽可能保持至少3倍线宽  这个规则估计很难满足了哟
0 b3 H$ B4 A- Y8 o3 g
' @1 }. A( Q! C& C