你的浏览器版本过低,可能导致网站不能正常访问!
为了你能正常使用网站功能,请使用这些浏览器。

FSMC NAND控制寄存器中,TAR,TCL位的含义是什么?谢谢前辈。

[复制链接]
fkl523 提问时间:2018-1-8 15:52 /
以TAR为例,手册中解释是 ALE low到RE low的延时,这个RE指什么?是指NOE吗?

并且给出了延时时间为:
t_ar = (TAR + SET + 4) x THCLK
上式中的延时和手册中另外一幅图的解释存在不一致,

如图

如图

图中,NOE之前的建立阶段时间为,MEMSETx + 1,没提到上述TAR参数,

就是这个TAR这里看不明白,谢谢前辈。
收藏 评论4 发布时间:2018-1-8 15:52

举报

4个回答
埃斯提爱慕 回答时间:2018-1-8 22:27:14
提示: 作者被禁止或删除 内容自动屏蔽
七哥 回答时间:2018-1-25 00:34:26
看了手册,根据种种迹象,这里面说的应该是NAND Flash端的时序。

傲游截图20180125003058.jpg

K9F1208U0C.pdf (824.23 KB, 下载次数: 5)

评分

参与人数 1蝴蝶豆 +3 收起 理由
zero99 + 3

查看全部评分

fkl523 回答时间:2018-3-3 16:34:06
toofree 发表于 2018-1-25 00:34
看了手册,根据种种迹象,这里面说的应该是NAND Flash端的时序。

应该就是这个参数,很有帮助,谢谢前辈

所属标签

相似问题

关于
我们是谁
投资者关系
意法半导体可持续发展举措
创新与技术
意法半导体官网
联系我们
联系ST分支机构
寻找销售人员和分销渠道
社区
媒体中心
活动与培训
隐私策略
隐私策略
Cookies管理
行使您的权利
官方最新发布
STM32Cube扩展软件包
意法半导体边缘AI套件
ST - 理想汽车豪华SUV案例
ST意法半导体智能家居案例
STM32 ARM Cortex 32位微控制器
关注我们
st-img 微信公众号
st-img 手机版