用STM32CubeMX V4.25配置L432KC时钟，TM1与实际相差5倍?

[复制链接]

板子粉丝提问时间：2018-4-18 09:22 /

阅读主题, 点击返回1楼

赞收藏评论18 发布时间：2018-4-18 09:22

18个回答

板子粉丝回答时间：2018-4-18 16:21:16

外部有源晶振8MHz不倍频，直通到SYSCLK，整个系统时钟用8MHz能跑起来。估算结果也是对的。
看来问题在倍频上，是不是有特殊设置值？

赞 0 评论

板子粉丝回答时间：2018-4-18 18:27:08

RCC用LL库就可以用外部时钟8MHz，倍频到80MHz。奇怪了!!!

赞 0 评论

板子粉丝回答时间：2018-4-19 08:55:49

我用的版本是STM32CubeMX V4.25 + STM32Cube_FW_L4_V1.11.0
也不知道是不是版本原因？

赞 0 评论

板子粉丝回答时间：2018-4-19 14:38:06

经过今天的努力，发现是 PLL configuration register (RCC_PLLCFGR)寄存器HAL库配置不正确，我就做了一下修改
在main.c里
  /**Initializes the CPU, AHB and APB busses clocks
*/
  RCC_OscInitStruct.OscillatorType = RCC_OSCILLATORTYPE_HSE;
  RCC_OscInitStruct.HSEState = RCC_HSE_BYPASS;
  RCC_OscInitStruct.PLL.PLLState = RCC_PLL_ON;
  RCC_OscInitStruct.PLL.PLLSource = RCC_PLLSOURCE_HSE;
  RCC_OscInitStruct.PLL.PLLM = 1;
  RCC_OscInitStruct.PLL.PLLN = 20;
  RCC_OscInitStruct.PLL.PLLP = RCC_PLLP_DIV7;
  RCC_OscInitStruct.PLL.PLLQ = RCC_PLLQ_DIV2;
  RCC_OscInitStruct.PLL.PLLR = RCC_PLLR_DIV2;
------------------------------------------------------------

在stm32l4xx_hal_rcc.h 里

#if defined(RCC_PLLP_DIV_2_31_SUPPORT)

#define __HAL_RCC_PLL_CONFIG(__PLLSOURCE__, __PLLM__, __PLLN__, __PLLP__, __PLLQ__,__PLLR__ ) \
               (RCC -> PLLCFGR = (uint32_t)(((__PLLM__) - 1U) << 4U) | (uint32_t)((__PLLN__) << 8U) | \
               (__PLLSOURCE__) | (uint32_t)((((__PLLQ__) >> 1U) - 1U) << 21U) | (uint32_t)((((__PLLR__) >> 1U) - 1U) << 25U) | \
               (uint32_t)(((__PLLP__) >> 4U ) << 17U) | (uint32_t)(1 << 24U))
#else

#define __HAL_RCC_PLL_CONFIG(__PLLSOURCE__, __PLLM__, __PLLN__, __PLLP__, __PLLQ__,__PLLR__ ) \
               (RCC -> PLLCFGR = (uint32_t)(((__PLLM__) - 1U) << 4U) | (uint32_t)((__PLLN__) << 8U) | \
               (uint32_t)(((__PLLP__) >> 4U ) << 17U) | \
               (__PLLSOURCE__) | (uint32_t)((((__PLLQ__) >> 1U) - 1U) << 21U) | (uint32_t)((((__PLLR__) >> 1U) - 1U) << 25U))

#endif /* RCC_PLLP_DIV_2_31_SUPPORT */

居然能用了