2 [, V& a5 T4 w7 |5 G
) {. O( G$ t: w3 V0 m6 z* t描述
& q" u& U( w6 J' ~7 k- S+ U两个开发板合为为一个:第一个基于STM32的Arduino(“枫叶迷你”兼容)和第二个旋风II FPGA开发板，用来玩VHDL/Verilog。它还兼容“Multicomp”(“Multicomp”是一个模块化的VHDL设计，“运行”一些著名的复古8位CPU由Grant Searle)，使选项“运行”容易VHDL SOC与Z80/6809/6502 CPU和I/O，包括高清(在SD)和彩色VDU。


; x+ p% a; a% q+ w/ n  a0 _7 m

---

0 }# f5 a& E! m
% T1 G9 S8 l3 }0 a! t% k7 l硬件概述

2 w9 u7 l4 ^$ L' k+ X
4 A4 e0 l+ ?9 W- j3 J% V这就是CPLD趣味板的“自然”演变。这个想法是用廉价和容易找到的组件制作FPGA板，用STM32 Arduino作为FPGA的“刺激发生器”或“伴侣”处理器，用512KB的SRAM和通用I/O作为GPIOs, VGA和PS/2键盘来“运行”HDL SOCs。

' D  M# @! `4 \1 e+ o" o更重要的是，它可以选择“运行”轻松地多comp VHDL SOCs具有所需的HW。
! e- d- ]8 n7 C( _5 y) v" E4 ?
5 P6 p' e! V. D+ Z9 h' v1 E. i) uMulticomp是一种模块化的VHDL设计，用于“运行”Grant Searle制造的一些著名的复古8位cpu。
! W9 G5 S- ], T0 \2 f

, Q, S0 P; t" _9 y8 V
. ^- Q( v  ], ^6 _这里是PCB的细节。请注意，下图中的PCB具有ENIG表面光洁度。这不是绝对必需的。您可以使用最便宜的HASL表面处理:
/ b' `2 E% B- T) }8 c( c
6 k$ h, |, y0 e
9 w% y! v( a+ G: k  MPCB留给选择焊接“遗留”的SD插座(如之前的图片)或微型SD插座，如下图所示:
& s9 y; s4 n8 s7 m% m% o! }


1 T/ F. E: |# W$ X0 ]

---

$ M, n' f) L% q% A
STM32的ARDUINO

* y; P$ D" q# m) RSTM32F103C8T6单片机作为FPGA的“刺激发生器”或“伴侣”单片机，通过USB接口使用友好的Arduino IDE轻松编程。
4 t9 F4 f3 M" U
) f' B* [9 Y1 U" L+ kMCU保留了五个按钮(RST, BUT, USER1-USER3)和一个led (PB1)。
; Y$ n( n/ g2 r" c4 \
4 V- p$ l: r: H1 b还有一个专用的GPIO连接器(GPIO1)。

; C1 R" [$ `; b* t4 k; GSTM32F103单片机的端是“Maple Mini”兼容的，所以可以使用http://www.stm32duino.com提供的STM32F103 Arduino core(更多信息请点击这里)。想了解关于Maple Mini和stm32duino的小故事，请点击这里。

- z8 D) s8 [" v; ]1 J您需要首先使用廉价的“St-Link V2”加密狗通过SWD连接器(或者在串行连接器上使用串行usb适配器)来闪存引导加载程序。
* F0 c: q" X! g8 ~+ @" j. L

---

- u- B; [% N  l' P& n
THE CYCLONE II FPGA
, }( S! A/ B# y. q6 U$ T% H. W# n
; x8 L1 d6 @) V  Z6 v" Z2 n为了配置FPGA (EP2C5T144C8N)，它使用Quartus II IDE (v13sp1免费版是支持Cyclone II FPGA的最后一个版本)和一个通过JTAG或作为连接器的廉价“USB Blaster”加密狗。
  q% Y! X8 z4 X& i; G+ x1 F: z
要将FPGA配置永久存储到eeprom中，您可以使用AS连接器，也可以使用具有SFL IP核心的JTAG连接器，如本Intel视频中所述。

2 I' p- _  ^2 Q8 Q; D
8 g' W1 a# N# [FPGA保留4位7段led显示、4个按钮(USER4-USER7)和4个led (LED1-LED4，前3个为“user”led，最后一个为配置活动指示器)。

FPGA的一面也有DEV_CLRn按钮来清除所有内部FFs nCONFIG按钮强制配置重载(重启的FPGA),和一个DEV_OE开关强制所有的FPGA别针HiZ(使用DEV_CLRn按钮和DEV_OE开关必须使他们首先在第二第四的IDE)。
% u7 k0 V2 n- @2 S* k& v
还提供了机载50MHz振荡器，以及用于外部振荡器的连接器。

有13条I/O线“连接”STM32和FPGA，每条线上都有一个由两个连接器(TEST1和TEST2)组成的引脚。这样就可以很容易地用作用域或LA“观察”它们之间交换的信号。

在这13条I/O线路上，单片机端有各种外设(如串行、I2C、SPI)。
3 @8 b1 W) ]7 ]2 P
) N2 m8 p* ?- p: B- H) s在FPGA端(GPIO2连接器)还有其他22个GPIOs。注意，有些GPIO与VGA、PS/2和SD共享)。
也可以使用Arduino STM32“侧”或FPGA“侧”作为一个独立的开发板，TEST1-TEST2连接器作为普通GPIOs(在HiZ中持有另一个“侧”的插脚)。
( x+ c# v0 v( T! B
1 H! @2 ^3 f3 k- U9 q; N5 o0 a: L

---

' K9 W' w5 O  s- i
* *项目状态* *
4 P# P) u+ P* w
这里必须编写大量文档来解释如何使用它……

- U$ y0 h: V4 o& k" @# \2 C7 I我还准备了一些可以运行的“一些”Multicomp示例(包括SD图像)。我可能会用github。

3 G7 k, ?- L; X2 S0 ^如何得到一个PCB* *
( L4 s2 \; f. P; ]: H' O
, y7 }* W% e+ r& Y" a# i像往常一样，我准备了一个“简单”的链接来获得少量(最少5个)PCB。链接是这个。

---

* *学分和执照* *
# K. P8 V# h+ \# y% b- y
+ g$ @# x2 F$ B: N$ H+ N* l* }4 t% \Multicomp VHDL是基于Grant Searle的原始工作，并以以下许可证发布:

6 a% L* s& m+ F6 q/ U, ~下载这些文件时，您必须同意以下内容:我们尊重ROM内容的原始版权所有者。使用任何文件的内容在自己的项目中自由是允许的,但任何出版的材料包含全部或部分的任何文件分发,或来源于我在这里所做的工作将包含确认回我自己,格兰特塞尔,回到这个页面的链接。任何发布或分发的包含本页所有或部分文件的文件必须免费提供。”(http://searle.hostei.com/grant/Multicomp/index.html)。

4 s% a1 m2 J4 G+ I所有的项目文件(SW和HW)都是在GPL v3下授权的。

# j: w+ v- ?: z0 m; H如果您以任何方式使用本材料，请注明作者(本人)，我们将不胜感激。

---

; ^; g; ~; v; @/ \8 b* R原创：Just4Fun
( _7 a0 S; t1 H$ i3 y* L出处：http://hackaday.io/project/163683-the-thing-fpga-stm32/details
! G, B  q( u7 [7 S6 Z
. {. o/ p( O2 M) D9 [. @
8 k7 Q* D7 Y. X4 V8 Z

7 Q2 A& u4 R  P3 O9 }$ \

: v: x* Y, M. z! C

学习下