基于 ARM 内核的 32 位高级 MCU

前言
3 f8 l0 F+ j& A
本参考手册面向应用开发人员， 提供有关使用 STM32H7x3 微控制器存储器与外设的完整信息。

1 f1 }' M% B+ H4 r' U8 `STM32H7x3 构成一个微控制器系列，各产品具有不同的存储器大小、封装和外设。

有关订购信息以及器件的机械与电气特性，请参见相应的数据手册。
" h, z7 p3 q. [  a
/ Y) s. Q5 \' Q- R: {# {有关带 FPU 的 ARM® Cortex®-M7 内核的信息，请参见相应的 ARM 技术参考手册。
& V5 W6 U. Z* g: M
: g7 \' q" Z, f! K! W相关文档
. f! B0 \( Z2 j7 o: r1 f. I

• ARM® Cortex®-M7 技术参考手册，可从 www.arm.com 获取。
  

• Cortex®-M7 编程手册 (PM0253)。
  

1 文档约定
0 K' T& M1 Z& {1 n/ _
1.1 寄存器相关缩写词列表寄存器说明中使用以下缩写词：
: v2 w0 V/ P+ P$ _0 _0 Q' W

• 读/写 (rw)    软件可以读写该位。只读 (r) 软件只能读取该位。
• 只写 (w)      软件只能写入该位。读取该位时将返回复位值。
• 读取/清零 (rc_w0)   软件可以读取该位，也可以通过写入 0 将该位清零。写入 1 对该位的值无影响。
• 读取/清零 (rc_w1)       软件可以读取该位，也可以通过写入 1 将该位清零。写入 0 对该位的值无影响。
• 读取/读取清零(rc_r)   软件可以读取该位。读取该位时，将自动清零。写入该位对其值无影响。
• 读取/置位 (rs)            软件可以读取该位，也可将其置 1。写入 0 对该位的值无影响。
• 保留 (Res.)                保留位，必须保持复位值。
  

1.2 词汇表
; u# [: a$ Z9 h; x6 Z本节简要介绍本文档中所用首字母缩略词和缩写词的定义：
' C  P* K( n, f* C; x! f, E  F

• 字：32 位数据。
• 半字：16 位数据。
• 字节：8 位数据。
• 双字：64 位数据。
• Flash 字：256 位数据。
• IAP（在应用中编程）：IAP 是指可以在用户程序运行期间对微控制器的 Flash 进行重新编程。
• ICP（在线编程）：ICP 是指可以在器件安装于用户应用电路板上时使用 JTAG 协议、SWD 协议或自举程序对微控制器的 Flash 进行编程。
• 选项字节：存储于 Flash 中的产品配置位。
• AHB：高级高性能总线。
• AXI：高级可扩展接口协议。
• PCROP：专有代码读保护。
• RDP：读保护。
  1 H7 @( b0 u6 B. G: n4 O

/ @7 g) n& W, k/ a8 N$ Z1.3 外设可用性

; d/ m, X1 h2 E, j$ Q+ X有关各型号产品的外设可用性及数量信息，请参见特殊器件数据手册。

2 存储器和总线架构
3 v. V/ F! W) U
2.1 系统架构

9 n8 v) m' s, {% l8 |2 N. N通过一个 AXI 总线矩阵、两个 AHB 总线矩阵和总线桥，可以将总线主设备与总线从设备实现互连，如表 1 和图 1 所示。
' l+ e$ C1 f! Y
+ v5 x' s. ~4 m, L3 t, X/ @

2.1.1 总线矩阵

& x# A; r5 R2 Z' X  q9 R

D1 域中的 AXI 总线矩阵

- C0 _4 M0 b! Q7 K' m/ {. O7 V7 {7 r

D1 域中的多 AXI 总线矩阵为从多个主设备到多个从设备的并发访问提供保证和仲裁。这样可实现高速外设的高效同步运行。

仲裁采用带 QoS 功能的轮循调度算法。

DTCM 和 ITCM（数据和指令紧密耦合 RAM）通过专用 TCM 总线直接连接到 Cortex-M7 内核。MDMA 控制器可通过 AHBS（特定的 CPU 从设备 AHB）访问 DTCM 和 ITCM。ITCM由 Cortex-M7 以 CPU 时钟速度（零等待周期）访问。

有关 AXI 互连的更多信息，请参见 第 5 节：AXI 互连。

D2 域和 D3 域中的 AHB 总线矩阵

D2 域和 D3 域中的 AHB 总线矩阵为从多个主设备到多个从设备的并发访问提供保证和仲裁。这样可实现高速外设的高效同步运行。

/ C$ r$ l5 B; l4 ^/ N' J: |

仲裁采用循环调度算法。

2.1.2 总线-总线桥

+ \4 g* a+ ]' u; {

系统中具有大量的总线-总线桥，用于在不同总线类型的外设之间实现通信。

3 ~! {8 B& _5 e6 r; v5 G9 }( G

D1 和 D3 域中的 AHB/APB 总线桥可将 APB3 和 APB4 上的外设分别连接到 AHB3 和AHB4。D2 域中的 AHB/APB 总线桥可将 APB1 和 APB2 上的外设连接到 AHB1。这些AHB/APB 总线桥提供完全同步接口，允许 APB 外设依靠与其所连接的 AHB 无关的时钟来运行。

AHB/APB 总线桥还可将 APB1 和 APB2 外设分别连接到 DMA1 和 DMA2 外设总线，而无需通过 AHB1。

AHB/APB 总线桥可将 8 位/16 位 APB 数据转换为 32 位 AHB 数据，具体通过将 8 位/16 位APB 数据复制到 32 位字的三个高位字节/高位半字来实现。

AXI 总线矩阵在其从总线接口上集成 AHB/AXI 总线桥功能。图 1 中标记为 32 位的主设备接口上的 AXI/AHB 总线桥在矩阵外部。

Cortex-M7 CPU 从其 AHBS 从设备 AHB 提供 AHB/TCM 总线（ITCM 和 DTCM 总线）转换，以允许 MDMA 控制器访问 ITCM 和 DTCM。

4 ^/ M! m( q/ g5 r9 C

2.1.3 域间总线

D2-D1 AHB

该 32 位总线将 D2 域连接到 D1 域中的 AXI 总线矩阵。它使得 D2 域中的总线主设备能够访问 D1 域中的资源（总线从设备），以及通过 D1-D3 AHB 间接访问 D3 域中的资源（总线从设备）。

D1-D2 AHB

  q- D* @, @& f# j

该 32 位总线将 D1 域连接到 D2 域 AHB 总线矩阵。它使得 D1 域中的总线主设备能够访问D2 域中的资源（总线从设备）。

' A. @( A9 Y: j) N! h9 s, \

..............

想了解更多，请下载原文阅读

" U4 p. r  a* a5 l, ~* q( x6 n

' u: j' `  Y! V" N# C# F

下载地址1>>    下载地址2>>    更多中文文档>>

* d: Z, f/ S* z% H! T7 K8 T