这里使用stm32h743-Nucleo板做个基于DMA传输的SPI收发应用示例。选择SPI1，MOSI与MISO短接，通过DMA自发自收，分开启Cache和不开启Cache来配置演示，以供参考。
) `% \2 }" P/ e8 |; `" |% _
' ]6 ~% f3 U5 {& d5 Z7 q! Y: S
$ d$ m2 ~: J1 w* B2 R利用STM32CubeMx进行配置，生成基于ARM MDK环境和Cube库的初始化代码。
) Z6 `, T3 `  s$ V& @+ w8 b; d

3 q7 X6 H2 @9 r! s3 VSPI1配置在双工主角色，数据位设置为16位。开启SPI的TX/RX的DMA请求。





; T( M& R/ A7 P( p完成其它有关时钟、中断配置后，生成初始化代码并建立工程。
6 M9 q0 ^' l4 h/ Z6 g" }
  ^; N! \7 `9 R. G$ T
一、先不打开Cache。【屏蔽掉相关代码语句】

! m- I4 M6 z/ U  \( s0 h: U4 f

' |7 @% b  V6 H' V  K9 w. \/ Z
5 P) V: |$ b3 C/ z& a( v
我在主程序里周期性地修改待发送的数据，并使能SPI及DMA传输进行数据收发。
9 _- X  t6 h1 i- k# X1 ~

这里定义了两个内存数组用于数据的收发缓冲，分别是:
* u  Y% b2 X* {' n+ g: I. A* a
/ \5 Y4 v% j# ~; X* C5 k
0 C. X. n% |) ^# ^
# ?0 u+ q+ z2 C. O% s
4 [4 U/ k, c# B7 k
7 g% G! ~" \0 C实验中我只各用到6个数据，并事先初始化。【对于验证而言，初始值是多少不重要】。

2 @4 j5 L" r) u3 v* c1 s" C
# m6 K7 [+ v  R7 I. L添加相关用户代码。这里我没有开启DMA传输相关中断，这点可以根据需要开启。

0 W8 h6 V- z6 e- ^* ^7 h- e' C/ ^
$ K  D+ s8 F# I" w4 y8 C1 L* Z
5 E% p( t# W5 b, C2 H7 P% d& n

+ r1 b9 g( J5 E/ I/ G; `/ V3 {代码整理、调试完毕，看看结果。下面是通过打断点，在两个时刻的两幅截图。【注：接收缓冲区的起始地址为0x24000020，属于AXIM RAM区】。

+ q  R9 z5 W, X" \; c
) v1 A0 G+ u+ W. B( X! F
% J& w5 U# C# \1 Y! N$ [

* H+ |# x5 @; v) x8 m7 f不难看出，收发数据很一致，那我们接下来看看使用Cache的情况。
1 m0 p% {9 h7 _7 B9 `* f

8 c; k4 C0 x7 U$ H% h& L  D二、开启Cache时的情况。




8 {7 n# H; K- U1 w
整个工作流程跟上面一样，在主程序里循环地触发SPI的DMA传输。因为开启了Cache，我们要注意数据一致性问题的处理。在主循环的修改发送收据操作后做了Dcache的清除和失效操作。当然，我们也可以开启DMA传输中断，比方在传输完成中断里做Cache相关的数据更新与维护操作。整个用户代码跟上面不开启Cache时几乎一样，就最后多了一句跟Cache相关的代码。

6 d! `7 p3 b% ?. @. j


* H+ k; h+ u& k, X6 ?+ j! K" R
稍作整理、编译运行，看看结果。同样，下面是通过打断点，在两个时刻的两幅截图。【注：接收缓冲区起始地址是0x24000020，属于AXIM RAM区】。

7 S( _6 P  Y8 j% `/ h* y$ o
0 L( O& N/ C3 v; }4 ^8 h. |9 P: m
4 e2 I# K% r8 c: W

! A$ \8 w! i1 O7 Q- `从验证结果可以看出，发送、接收的数据非常地一致。
; s3 m7 h8 m! ?9 B: D

这里提醒下，如果开启DCache,对于会被Cache的数据缓冲区，其地址以及缓冲区大小须遵循32字节对齐的原则。所以，关于收发缓冲区的定义及初始化，开启Cache时跟不开启Cache稍有点差异。【下面的6代表代码中用到的六个16位半字数据】
. `% r" i. d* T

3 M1 r+ c3 \) M8 G6 R& u0 w
3 e/ F; a/ {) V1 G1 ~
' _! u- [/ q5 r5 c  G8 F; m) U
- C. t) s$ Y7 p# o