: E3 b" ^: G7 s8 N- C
- t4 e. \6 q) b( S& h6 D# l; }; H

Verilog基础语法

1.1  可综合模块

以module为单元，具体实现如下：

1.1.1 时序逻辑

以异步触发的D触发器为例，时序逻辑在always块里实现。

( a. E* f* S7 y7 g/ G# z( t

主要注意点：

1. 声明模块时，输入变量一定是wire类型。

2. 声明模块时，输出变量可以是wire，也可以是reg, reg变量只能在always块中赋值。

3. 敏感列表既可以是边沿触发，也可以是电平触发。

$ S# y6 U% I. _! y$ G" B

4. 沿触发的逻辑里，一定采用的是非阻塞触发<=。

1.1.2 组合逻辑

& Q6 W" s9 z5 ?; F! W$ z

以数据选择器为例，组合逻辑通常使用assign语句赋值。

, Y" `. D2 K2 G1 p- ?+ Z

$ ^- ^" C, }# d0 N) X8 S

主要注意点：

1. sel = 0时，c = a；sel = 1时，c =b，即二选一数据选择器。四选一则有两个选择端，四个输入端，八选一则是三个选择端，八个输入端。

% R, `' C  D3 H" F+ X6 p

2. wire 变量一定要用连续赋值语句赋值，而且必须用阻塞赋值。

1.2 仿真模块

仿真模块和可综合模块的区别：

- l2 E* I% C' S2 ]# X" M6 M

可综合模块最终生成的bit文件会烧录进芯片运行，而仿真模块编译过后是在仿真软件（例如modelsim）上运行的。仿真模块是基于可综合模块进行例化，并通过仿真软件的模拟，可以初步验证我们写的可综合模块的实现现象。

以计数器为例，可综合模块如下：

1 a. c( v- N4 ^

基于以上可综合模块的仿真模块如下：

1. 仿真的模块声明不需要输入列表。

2. initial块只能对【寄存器】量进行赋值。

' C5 p; Z5 D$ F- O

3. 例化模块时，如果原始模块是输出变量，则括号内必须【wire变量】。

# y0 {0 J/ m5 n! w

HDL常见例子

* z7 s3 n- w& I

2.1 译码器

2.1.1 可综合模块（case语句）

/ D6 ]( a: U, [1 E+ |" t# |

此模块用case实现了一个数据选择的功能，先产生了一个8位计数器，通过判断计数器的值来输出不同的取值，当计数器计数到1时，o_data和o_dv分别输出5和1，当计数器为2时，输出7和1，其余均输出0。（Note：Case语句常常运用于状态机中状态的判断）

( m  ^  B/ \& n

% h& |; W4 D5 k

Case语句注意点：

必须有default语句，否则会形成锁存器。

2.1.2 仿真模块

2.2 状态机

由于FPGA内部语句块都是并行运行的，当我们希望FPGA按照顺序执行我们的语句时，就会用到状态机。

下面例子是使用状态机模拟的一个简单的自动售货机，该售货机中的商品 2.5 元一件，每次投币既能投入 1 元，也能投入 0.5 元，当投入 3 元时，需要设定找零。

: O) z2 t  f# u

2.2.1 状态图
+ b; \) ~5 E! s+ s  w2 N& v

2.2.2 可综合模块（2段式状态机）

2.2.3 仿真模块

2.2.4 仿真脚本

仿真脚本可以省去人工操作modelsim软件图形页面的步骤，运行脚本，modelsim可以根据脚本命令自动运行包括创建工作目录，编译文件，启动仿真等步骤，以下是本例中的仿真脚本。

0 i. E- i' [* t& z$ M- M

仿真脚本编写好后，只需要进入仿真软件（本例使用的是modelsim），改变当前路径到脚本保存的路径，然后在modelsim命令行输入 do  [脚本文件名] 即可。

; B' ~1 s# g( t' E1 Q

仿真结果：

$ r+ S" F9 O& \; C# Q1 D& ^3 H3 R6 K

2.2.5 上板测试

上板测试对原来的条件做了一定改动更方便观测结果，输入和输出分别使用的按键和LED灯，测试版使用的是Anlogic的EF3L40CG332B_DEV，实现的功能如下：

① 在开发板上完成自动售货机的实验，投币的动作通过按键实现， 当按一次按键（按下到抬起算一次），算作投币一次。

0 t* f+ D! J' Z- P2 q

② 按键有两个，按下分别代表 5 毛和 1 元，可乐售价 2.5 元。

7 Z+ P( [5 x7 w, ~/ S3 W

③ 当投入总金额为 5 毛时， led 灯亮一个，投入总金额为 1 元时， led 灯亮两个， 投入总金额为 1.5 元时， led 灯亮三个， 投入总金额为 2 元时， led 亮四个， 用单向流水灯效果充当出可乐并且不找零的情况，用双向流水灯效果充当既出可乐又找零的情况。流水灯持续十秒后熄灭，状态回到初始状态。

5 ?: F: M) C9 ]/ \; `8 F' ]

重新设计状态图如下：

2 U% a5 @8 v% ~) d) L

代码详见工程fsm_key，笔记不再赘述，此次笔记主要记录关于顶层模块和例化的相关知识点：

  V3 C5 c4 E6 K0 F1 _4 i% H& J# R

工程目录如下所示：

) y) d- q0 b; I. T! o: }

各模块之间的关系是：

1 z1 D& y0 i5 M, c4 v9 g$ \9 v

顶层文件是fsm.v，在fsm.v中调用了模块led_water_single,led_Water_double和key_debounce，这三个模块的功能分别是单向流水灯，双向流水灯和按键消抖。想在顶层文件中调用对应的模块需要在顶层文件中对相应的模块进行例化，以单向流水灯为例。

单向流水灯的声明如下：

, D. d. d- c2 k  N. ]1 E2 ^$ y

（具体功能实现代码略，如有需要，请登录www.fortune-co.com留言）

- T0 C. F: A2 ~0 k& T2 e

9 X2 C& v& N( o7 Y6 x1 W

那么在fsm.v中例化方法如下：

6 d& Y  ^3 p5 D9 U: x9 D0 }

括号外的信号是对应的声明信号；括号内的信号是从fsm模块中传入的信号，该信号名称可以自定义。

整个工程的框架如下:（由于本实验没有另外写一个总的TOP文件，而是将例化和状态机信号处理都放在了fsm模块中，因此top层和状态机模块都标注的是fsm）

! I. D6 X, A7 c' e) v

其中key05，key10，就是从外界接入的信号，led[7:0]即输出信号。接入信号我们要引到对应的按键，可以参考EF3L40CG332B_DEV的原理图：

! V; f) f! i3 ?1 k: ?$ d1 x' D

; a& h% Y0 ~, I  l$ t- F1 L

SW2和SW3对应的FPGA的管脚分别是R19和R20，同理可查，八个led的对应脚，并写出相应的管脚约束文件：

9 s! ^2 ~7 N8 l2 n& R

管脚约束文件写完后，在可综合模块顶层文件中的输入输出信号就会对应到相应的物理输入输出，也可以使用图形页面设置。

9 R& J: n: E( @* l2 f7 ?

完成后编译下载到板子上观测现象。

) B+ ^+ Q; {9 K; C

在本次实验的过程中也发生了一个编程错误问题，刚编写完上板测试时发现结果和预想的有差异，具体错处在输入3元进入双向流水灯的状态时，双向流水灯正向流水正常，当反向流水时，在倒数第二个灯会卡住，然后反复亮灭倒数一二个灯，没法完成反向流水。

9 b  c$ `4 v* E1 n+ U

由于第一次正向流水是正常的，因此推测是在反向流水时有条件判断错误使得反向流水无法正常运行，进入到led_water_double模块关于反向流水灯的操作模块，经查验发现是设置翻转标志的时候判断条件写错了。

6 g' J. H' r% e

7 u) K  P# \( k) O

判断条件应该是led == 8’b1111_1110，更改后，实验现象符合预期要求。

1

END

1

以上是FPGA杂记基础篇的第一部分，因文章篇幅所限，本文先分享到这里。后续会有更多基于FPGA的设计文章，敬请期待……