ADC的跳动跟很多因素有关。 采样信号的阻抗大，那么采样时也会有跳动，ADC的模拟电源和参考电源的稳定性也非常重要，它的纹波也会引起很大的跳动，阻容在采样信号阻抗小的时候，多数会引起采样值偏离，引起抖动的比较小。 另外工作频率，周边的噪声对ADC线路也有一定影响。 所以通常得到的结果在普通电源和环境下都是一定的抖动。厂家验证时的测试条件要比通常应用时好的多，能反应电路的最好情况。 另外厂家的手册中会有建议的最小采样时间的外部电阻。 如果采样频率不是很苛刻的话，适当增加采样时间也许会有一点点改善的。
我查看了相关手册，看到的是如果要激发时间戳时间，只能靠tamper事件或特定时间戳输入脚，这里的特定输入脚就是PC13，你如何通过非特定脚去激发时间戳事件呢？这个地方你不妨再确认下。
你如果不想使用内存映射模式的话，之前怎么配置你再重新配置调整下参数即可。在ST的库函数里有个这样的函数，void QSPI_Config(，， uint32_t FunctionalMode)，最后那个参数就是选择QSPI工作模式的，你可以自行调整。
找到问题了，FATFS版本R0.12C，在FATFS-target下生成了三个用户文件，其中fatfs_platform.c中的函数 uint8_t BSP_PlatformIsDetected(void)，会检测管脚电平，如果为低，则SD卡会被FATFS占用（在SD_initialize中调用了BSP_SD_Init()，BSP_SD_Init()中调用了BSP_SD_IsDetected()，BSP_SD_IsDetected()中调用了BSP_PlatformIsDetected()），USB无法操作SD卡或者操作会有问题，但如果这个电平拉高就可以使用USB卡操作SD卡，但FATFS不能读写，可以通过操作这个电平在PC读写和本身读写两种状态切换 但问题来了：为什么一个检测SD卡是否在槽的管教会和FATFS有关，我一直理解为系统的，USB也需要检测这个，但实际上好像不需要
巧了，昨天遇到的问题和楼主一样。原因也是同楼上分析的一样。本身编译连接没有问题，就是后面额外的命令引起的。所以直接将Post-Build的内容删掉就可以了，不需要利用外部工具分析MAP文件。本身MAP文件内容也很简单，自己看看也就知道了。
