有个项目要用到STM32F207Vx单片机，找到网上的例子照猫画虎的写了几个例子，比如ADC，可是到了ADC多通道转换的时候就有点傻眼了，这里面的时钟跑的到底是多少M呢？单片机外挂的时钟是25M，由于该单片机时钟系统较为复杂，有内部高/低、外部高/低 、PLL锁相环时钟，又有AHB总线时钟、APB1/2时钟，而例子中很少讲到系统时钟的默认配置是怎么配置呢？那么就发点时间研究下这个单片机内部的复杂时钟系统吧。

下图是STM32F2系列的时钟树结构图：

1、内部高速时钟HSI、外部高速时钟HSE和PLL时钟PLLCLK时钟都接到了SW开关处，通过SW选择哪一路作为SYSCLK，SYSCLK经过AHB分频器进行分频得到HCLK，APB1和APB2是挂在总线AHB上的，通过APB1和APB2分频得出fpclk1和fpclk2。

2、PLL输入时钟源主要是靠外部高速时钟和内部高速时钟作为时钟源，通过PLLCFGR寄存器的bit22来选择具体哪一路作为时钟源。选择好了时钟源进入/M分频器，也就是PLLM进行分频，送入VCO，在通过xN，进行倍频，也就是PLLN1)通过/P进行分频（PLLP）得到PLLCLK;(2)通过/Q分频（PLLQ），得到PLL48CK。

然后边看代码边对照结构图进行分析，看软件如何给单片机配置系统时钟的。

然后找到启动代码“startup_stmf32xx.s”,该代码是用汇编写的，可以看到，在调用main函数之前，是先调用了SystemInit函数的，该函数是在“system_stm32f2xx.c”中

1. ; Reset handlerReset_Handler    PROC
   * d& v4 H5 B. W3 |1 z
2.                  EXPORT  Reset_Handler             [WEAK]
   
3.         IMPORT  SystemInit
   $ k* X0 N! G8 r% S7 Y# J. F
4.         IMPORT  __main
   
5.                  LDR     R0, =SystemInit
   : x, L8 G( y; l; t# o8 O' H
6.                  BLX     R0
   
7.                  LDR     R0, =__main
   
8.                  BX      R0
   
9.                  ENDP

复制代码

代码如下,变量直接赋个16进制的数，都不知道是啥意思，目的是干什么的，不知道，所以看下面代码时最好对照STM32F2x用户手册。当然这个只是一个初始化，待会主要看SetSysClock();这个函数，在调用该函数之前，我们知道单片机是先启用了内部高速时钟等一些配置。

; M/ c6 m9 i  U; u+ Z

1. void SystemInit(void)
   - i, a, h5 ^0 P7 @- a! P5 d
2. {
   , J. V1 d* @& [3 }( v: I$ q
3.   /* Reset the RCC clock configuration to the default reset state ------------*/
   " g* J2 D/ w2 A& X4 {
4.   /* Set HSION bit */
   9 U1 a/ T( U4 ?: a. ~# F3 {- [
5.   RCC->CR |= (uint32_t)0x00000001; //RCC_CR复位值0x0000_xx83，内部高速时钟使能,也就是说上电开始就使用内部高速时钟,16MHZ
   
6. 
   
7.   /* Reset CFGR register */
   ' P% G# S& [, L& \
8.   RCC->CFGR = 0x00000000;    //通过开关SW选择内部高速时钟作为系统时钟16MHZ
   ) B$ S, |. @3 B$ Z
9.                                                         //AHB prescaler 不分频
   8 x# i5 C/ [7 b9 W( _4 q0 l& N
10.                                                       //APB Low speed prescaler (APB1) 不分频，fplck1 = 16MHZ
    8 ~7 Q" h5 H( u8 B& x7 @
11.                                                         //APB high-speed prescaler (APB2)不分频，fplck2 = 16MHZ
    3 b) A; c/ U0 c) y  s5 g" [5 A9 o6 c
12.                               //MCO1和MCO2时钟输出等配置可参考用户手册Page95
    
13. 
    . l- A" m! C4 o1 O
14.   /* Reset HSEON, CSSON and PLLON bits */
    
15.   RCC->CR &= (uint32_t)0xFEF6FFFF;
    6 `- H7 c: e# q! [( }# ~( Y) [
16. 
    $ x3 U7 k4 A: e& W5 Z" Z
17.   /* Reset PLLCFGR register */
    
18.   RCC->PLLCFGR = 0x24003010; //RCC_CFGR复位值是0x2400_3010
    
19. 
    ' N6 O; z7 V% u8 D# u+ ]
20.   /* Reset HSEBYP bit */
    ; R- {4 z9 y* C7 e
21.   RCC->CR &= (uint32_t)0xFFFBFFFF;  //对bit18 HSEBYP 设置为0，外部高速时钟被禁止
    
22. 
    
23.   /* Disable all interrupts */
      i, A6 E' {7 j
24.   RCC->CIR = 0x00000000;  //所有时钟中断都被禁止
    
25. 
    1 f+ i$ f5 X$ L2 h6 k
26. #ifdef DATA_IN_ExtSRAM
    5 T( O8 D* q, q1 X: `  [
27.   SystemInit_ExtMemCtl();
    
28. #endif /* DATA_IN_ExtSRAM */
    9 a! m  r# C6 d  b+ n
29.          
    2 C* h1 M( |" o, W% N. l
30.   /* Configure the System clock source, PLL Multiplier and Divider factors,
    * o6 u% o8 @) o
31.      AHB/APBx prescalers and Flash settings ----------------------------------*/
    : X, x, L/ h# |0 I# j
32.   SetSysClock();
    
33. 
    
34.   /* Configure the Vector Table location add offset address ------------------*/
    2 }: k- j  O& v/ w/ R0 p8 T
35. #ifdef VECT_TAB_SRAM
    
36.   SCB->VTOR = SRAM_BASE | VECT_TAB_OFFSET; /* Vector Table Relocation in Internal SRAM */
    
37. #else
    $ f$ ?1 W! t( n1 d8 s4 v0 L8 K* `, Q
38.   SCB->VTOR = FLASH_BASE | VECT_TAB_OFFSET; /* Vector Table Relocation in Internal FLASH */
    9 g" q7 G3 n. ~; Z& I
39. #endif
    
40. }

复制代码

在SystemInit(void)函数中在配置完一些参数后，还调用了SetSysClock()函数，该函数代码如下

1. static void SetSysClock(void)
   ; ^8 B9 m2 f! u7 u+ Y# e
2. {
   1 [& Q4 H: J" c1 Q' ]7 f
3. /******************************************************************************/
   
4. /*            PLL (clocked by HSE) used as System clock source                */
   
5. /******************************************************************************/
   * v( S) @; @2 Z: {6 Z- `5 ~
6.   __IO uint32_t StartUpCounter = 0, HSEStatus = 0;
   ) a; ?+ L  r9 i5 X  }  ?( q# Y6 ^
7.   
   
8.   /* Enable HSE */
   
9.   RCC->CR |= ((uint32_t)RCC_CR_HSEON);  //外部高速时钟使能，25MHZ
   " i4 \. R  ?+ `
10. 
    9 k- B! y: s) P; K4 H  g
11.   /* Wait till HSE is ready and if Time out is reached exit */  //外部时钟使能后，得需要一点时间到达各个端口
    
12.   do
    4 X: m4 {& M4 o
13.   {
    , H5 M, b+ F1 N7 m
14.     HSEStatus = RCC->CR & RCC_CR_HSERDY; //如果RCC_CR_HSERDY为0，说明外部时钟还没准备好，1说明外部时钟已准备好
    
15.     StartUpCounter++;//对读的次数进行累加，当累加次数到达1280次时，就意味着启动时间超时
    
16.   } while((HSEStatus == 0) && (StartUpCounter != HSE_STARTUP_TIMEOUT));
    
17. 
    . f) N+ K( G5 v! I' J
18.   if ((RCC->CR & RCC_CR_HSERDY) != RESET)//这里判断上面的do while循环是因哪个条件结束的
    5 ?5 u0 J! T: [
19.   {
    
20.     HSEStatus = (uint32_t)0x01;   //说明时钟已准备好了，才结束do whlie循环
    6 T( n7 X/ D. r( v1 @: P6 a8 U
21.   }
    
22.   else
    3 t  l2 \* i, s5 F: Y3 J/ j, D+ _) Z
23.   {
    
24.     HSEStatus = (uint32_t)0x00;  //说明是因为超时了而退出do while循环
    
25.   }
      {5 Q1 o0 h3 @, r' c! H
26. 
    
27.   if (HSEStatus == (uint32_t)0x01)
    + w5 {. C2 y: L3 X
28.   {
    
29.     /* HCLK = SYSCLK / 1*/
    $ Z5 q: Z: |8 J# r  L7 j* E: L
30.     RCC->CFGR |= RCC_CFGR_HPRE_DIV1; //AHB不分频，AHB出来后时钟就是sysclk=120M
    6 r) A& i9 L, n3 a
31.       
    
32.     /* PCLK2 = HCLK / 2*/
    
33.     RCC->CFGR |= RCC_CFGR_PPRE2_DIV2;//APB2 2分频，fpclk2 = sysclk/2 = 60M
    
34.    
    
35.     /* PCLK1 = HCLK / 4*/
    
36.     RCC->CFGR |= RCC_CFGR_PPRE1_DIV4; //APB1 4分频，fplck1 = sysclk/4 = 30M
    ' x. B' ~9 l( Q& g( U2 G" c
37. 
    ; X2 n& R+ V! x/ j! O  Y
38.     /* Configure the main PLL */ //主要对PLL和PPI2S 进行配置
    5 e7 h4 Z( t0 o  P; B
39.     RCC->PLLCFGR = PLL_M | (PLL_N << 6) | (((PLL_P >> 1) -1) << 16) |
    
40.                    (RCC_PLLCFGR_PLLSRC_HSE) | (PLL_Q << 24);
    
41. //配置完后RCC->PLLCFGR = 0x05403c19,然后对照寄存器RCC_PLLCFGR查看哪些位对应哪些功能
    2 {: f" }3 K) H
42. //通过bit5~bit0可计算出PLLM=25，那么input VCO = PLL input clock /PLLM = 25M/25 = 1M,对应时钟结构图中的/M
    / q2 a2 i4 p: F+ N$ ?+ f
43. //通过bit14~bit6可计算出倍频因子PLLN = 240，那么VCO output clock = PLLN * input VCO = 240 * 1 = 240M,对应时钟结构图中的xN
    + G) r9 O8 }8 E
44. //bit17~bit16可计算出分频因子PLLP = 2，那么PLLCLK = VCO output clock /PLLP = 240/2 = 120M
    
45. //bit22是选择给PLL输入的时钟源，输入时钟源有外部和内部高速时钟，这里选择的是外部高速时钟即PLL input clock = HSE =25M
    ' g# W1 x) E- F; T9 K+ {/ I" w
46. //bit27~24可计算出分频因子PLLQ = 5，那么PLL48CK = VCO output clock/PLLQ = 240/5 = 48M
    
47.         
    * N% J: H( S! t8 U
48.     /* Enable the main PLL */
    0 }% Q) i+ S. Y0 L; `* r
49.     RCC->CR |= RCC_CR_PLLON; //使能PLL
    
50. 
    
51.     /* Wait till the main PLL is ready */
    
52.     while((RCC->CR & RCC_CR_PLLRDY) == 0)
      I( N/ }: S7 @" ]' A  ^
53.     {
    * {: o, d- U8 t9 F+ o4 F( X; E# L
54.     }
    % Y6 L8 w, _. r' K" [
55.         //到这里RCC->CR已配置完，最终值0x03036783
    9 {5 A$ `& c. w0 n8 K* f
56.         //通过查看用户手册知道，内部高速时钟、外部高速时钟、PLL时钟都已开启
    
57.         
    ) h, `# I" E: v: e4 i. ?# p3 Q% ^
58.     /* Configure Flash prefetch, Instruction cache, Data cache and wait state */
    
59.     FLASH->ACR = FLASH_ACR_PRFTEN | FLASH_ACR_ICEN | FLASH_ACR_DCEN | FLASH_ACR_LATENCY_3WS;
    ! B* D+ U  h1 m- w# \% a! v2 D
60. 
    . \) _- J0 v9 @; J
61.     /* Select the main PLL as system clock source */
    , B; }$ o* ^) A- X
62.     RCC->CFGR &= (uint32_t)((uint32_t)~(RCC_CFGR_SW));
    
63.     RCC->CFGR |= RCC_CFGR_SW_PLL;
    
64.         
    
65.         //到这里RCC->CFGR已配置完，最终值是0x0000_940A
    / X# E* T" z) X; R  z. V1 ~
66.         //通过查看用户手册，知道，PLL时钟作为系统时钟即120M
    
67.         //AHB不分频，即HCLK = 120M
    
68.         //APB1 4分频，即fpclk1 = 120/4=30M
    * d4 s' \" N1 G0 _6 |
69.         //APB2 2分频，即fpclk2 = 120/2=60M
    
70. 
    
71.     /* Wait till the main PLL is used as system clock source */
    
72.     while ((RCC->CFGR & (uint32_t)RCC_CFGR_SWS ) != RCC_CFGR_SWS_PLL);
    
73.     {
    
74.     }
    ( y" E; ~" U- Z7 J
75.   }
    
76.   else
    
77.   { /* If HSE fails to start-up, the application will have wrong clock
    
78.          configuration. User can add here some code to deal with this error */
    ) O3 ]! h" E# S' [- F
79.   }
    - s- M7 \1 Y" S. |/ {
80. 
    5 K! y. v' S7 U: M6 m/ d. [9 G
81. }

复制代码

OK，分析完这段代码后，调用系统固件函数后，现在知道了时钟树结构图中右边出来的时钟是多少MHz了吧。

总结：

1、使用的是外部时钟25MHZ，通过PLL进行分频倍频分频得到PLLCLK 120M，PLLCLK作为系统时钟SYSCLK。

2、APB1出来是30M，也就是FPCLK1。

3、APB2出来是60M，也就是FPCLK2。

# M9 R% j4 v* h, X: g3 ?* a