有个项目要用到STM32F207Vx单片机，找到网上的例子照猫画虎的写了几个例子，比如ADC，可是到了ADC多通道转换的时候就有点傻眼了，这里面的时钟跑的到底是多少M呢？单片机外挂的时钟是25M，由于该单片机时钟系统较为复杂，有内部高/低、外部高/低 、PLL锁相环时钟，又有AHB总线时钟、APB1/2时钟，而例子中很少讲到系统时钟的默认配置是怎么配置呢？那么就发点时间研究下这个单片机内部的复杂时钟系统吧。

下图是STM32F2系列的时钟树结构图：

1、内部高速时钟HSI、外部高速时钟HSE和PLL时钟PLLCLK时钟都接到了SW开关处，通过SW选择哪一路作为SYSCLK，SYSCLK经过AHB分频器进行分频得到HCLK，APB1和APB2是挂在总线AHB上的，通过APB1和APB2分频得出fpclk1和fpclk2。

2、PLL输入时钟源主要是靠外部高速时钟和内部高速时钟作为时钟源，通过PLLCFGR寄存器的bit22来选择具体哪一路作为时钟源。选择好了时钟源进入/M分频器，也就是PLLM进行分频，送入VCO，在通过xN，进行倍频，也就是PLLN1)通过/P进行分频（PLLP）得到PLLCLK;(2)通过/Q分频（PLLQ），得到PLL48CK。

然后边看代码边对照结构图进行分析，看软件如何给单片机配置系统时钟的。

5 @& D* @. @4 }, P; D

然后找到启动代码“startup_stmf32xx.s”,该代码是用汇编写的，可以看到，在调用main函数之前，是先调用了SystemInit函数的，该函数是在“system_stm32f2xx.c”中

1. ; Reset handlerReset_Handler    PROC
   % G5 s9 D3 q0 {4 ]6 h5 y5 o
2.                  EXPORT  Reset_Handler             [WEAK]
   ( F  f# z6 O4 W* e9 r$ x
3.         IMPORT  SystemInit
   
4.         IMPORT  __main
     b/ b  o' \& E0 ^
5.                  LDR     R0, =SystemInit
   
6.                  BLX     R0
   
7.                  LDR     R0, =__main
   
8.                  BX      R0
   
9.                  ENDP

复制代码

& r1 r7 t1 O7 y+ W; \

代码如下,变量直接赋个16进制的数，都不知道是啥意思，目的是干什么的，不知道，所以看下面代码时最好对照STM32F2x用户手册。当然这个只是一个初始化，待会主要看SetSysClock();这个函数，在调用该函数之前，我们知道单片机是先启用了内部高速时钟等一些配置。

% z. s! O7 U& H4 I: {. \' T

1. void SystemInit(void)
   
2. {
   % N& e% x! O7 D9 |/ M: f3 i$ q
3.   /* Reset the RCC clock configuration to the default reset state ------------*/
   ' x1 r# P  r; ?0 n' E. U- [4 H+ C
4.   /* Set HSION bit */
   # {1 G8 f' Z  l6 D7 N
5.   RCC->CR |= (uint32_t)0x00000001; //RCC_CR复位值0x0000_xx83，内部高速时钟使能,也就是说上电开始就使用内部高速时钟,16MHZ
   
6. 
   0 ~9 w* `1 v% I8 j* A9 ~
7.   /* Reset CFGR register */
   - V& L2 D$ E) ]2 C2 {
8.   RCC->CFGR = 0x00000000;    //通过开关SW选择内部高速时钟作为系统时钟16MHZ
   $ ^8 ?2 m) g/ L  B
9.                                                         //AHB prescaler 不分频
   
10.                                                       //APB Low speed prescaler (APB1) 不分频，fplck1 = 16MHZ
    
11.                                                         //APB high-speed prescaler (APB2)不分频，fplck2 = 16MHZ
    & P9 @, J( E& P1 s; t; ^4 y
12.                               //MCO1和MCO2时钟输出等配置可参考用户手册Page95
    
13. 
    
14.   /* Reset HSEON, CSSON and PLLON bits */
    ' F+ Z. y5 \( O. p7 K# q  a* f% h
15.   RCC->CR &= (uint32_t)0xFEF6FFFF;
    - W  n8 A6 \- Z8 ]  r$ \+ p5 @% H
16. 
    $ n0 d' I% G2 O! Z8 Z4 C
17.   /* Reset PLLCFGR register */
    
18.   RCC->PLLCFGR = 0x24003010; //RCC_CFGR复位值是0x2400_3010
    
19. 
    ' A: Q6 }3 i& M% Z
20.   /* Reset HSEBYP bit */
    : O2 l: k3 ~0 R$ w+ P% ]( ^
21.   RCC->CR &= (uint32_t)0xFFFBFFFF;  //对bit18 HSEBYP 设置为0，外部高速时钟被禁止
    
22. 
    + i" o5 B  S4 ^
23.   /* Disable all interrupts */
    ) k- N: q, l! W
24.   RCC->CIR = 0x00000000;  //所有时钟中断都被禁止
    3 \1 q* D1 [( h" T. l
25. 
    * h: R0 c' x7 [* t0 u) s
26. #ifdef DATA_IN_ExtSRAM
    
27.   SystemInit_ExtMemCtl();
    
28. #endif /* DATA_IN_ExtSRAM */
    7 L! D2 [0 ~+ ~- H- o3 l
29.          
    7 k. e! \( w) z. R( t' T; v) J% _
30.   /* Configure the System clock source, PLL Multiplier and Divider factors,
    
31.      AHB/APBx prescalers and Flash settings ----------------------------------*/
    : p& u5 B6 l. ~* X! O/ e
32.   SetSysClock();
    
33. 
    * N$ }. I1 Q$ ?& Y! Z! B: {
34.   /* Configure the Vector Table location add offset address ------------------*/
    
35. #ifdef VECT_TAB_SRAM
    
36.   SCB->VTOR = SRAM_BASE | VECT_TAB_OFFSET; /* Vector Table Relocation in Internal SRAM */
    
37. #else
    
38.   SCB->VTOR = FLASH_BASE | VECT_TAB_OFFSET; /* Vector Table Relocation in Internal FLASH */
    
39. #endif
    # J* I) r/ H7 [6 s$ {  f
40. }

复制代码

在SystemInit(void)函数中在配置完一些参数后，还调用了SetSysClock()函数，该函数代码如下

1. static void SetSysClock(void)
   4 g7 |7 l' }6 P/ L4 T* U
2. {
   
3. /******************************************************************************/
   : z; N+ @% y8 R
4. /*            PLL (clocked by HSE) used as System clock source                */
   
5. /******************************************************************************/
   0 k: `1 t+ Z  Q; P
6.   __IO uint32_t StartUpCounter = 0, HSEStatus = 0;
   
7.   
   
8.   /* Enable HSE */
   ; o, ~; ~  `4 {% p) K# F
9.   RCC->CR |= ((uint32_t)RCC_CR_HSEON);  //外部高速时钟使能，25MHZ
   " t4 `7 G; [  u( k
10. 
    3 k, S% e: |  |1 b8 W1 ?9 i3 F
11.   /* Wait till HSE is ready and if Time out is reached exit */  //外部时钟使能后，得需要一点时间到达各个端口
    6 f. N# }" i2 T& k
12.   do
    6 u$ k3 R; q- `# E5 a
13.   {
    
14.     HSEStatus = RCC->CR & RCC_CR_HSERDY; //如果RCC_CR_HSERDY为0，说明外部时钟还没准备好，1说明外部时钟已准备好
    
15.     StartUpCounter++;//对读的次数进行累加，当累加次数到达1280次时，就意味着启动时间超时
    6 G# T  ^8 r0 m* @2 W2 c- _+ B
16.   } while((HSEStatus == 0) && (StartUpCounter != HSE_STARTUP_TIMEOUT));
    : K/ o" h4 p* D  \$ x& z
17. 
    
18.   if ((RCC->CR & RCC_CR_HSERDY) != RESET)//这里判断上面的do while循环是因哪个条件结束的
    ; J- R* |2 _4 M! [) O6 f% {
19.   {
    
20.     HSEStatus = (uint32_t)0x01;   //说明时钟已准备好了，才结束do whlie循环
    
21.   }
    ! G5 Q8 E0 x0 ?: J$ K7 ^! @. A% G( v
22.   else
    
23.   {
    9 n/ g9 y3 Q5 j
24.     HSEStatus = (uint32_t)0x00;  //说明是因为超时了而退出do while循环
    
25.   }
    
26. 
    - ~" g* ]! p6 G1 P! w& D
27.   if (HSEStatus == (uint32_t)0x01)
    % r2 J2 O) s9 f) N8 w
28.   {
    ! i- r% A. r' X" q4 |
29.     /* HCLK = SYSCLK / 1*/
    
30.     RCC->CFGR |= RCC_CFGR_HPRE_DIV1; //AHB不分频，AHB出来后时钟就是sysclk=120M
    1 s: b- w  U# o- |% t( R
31.       
    / M1 Q) p. m8 d1 @) ]
32.     /* PCLK2 = HCLK / 2*/
    
33.     RCC->CFGR |= RCC_CFGR_PPRE2_DIV2;//APB2 2分频，fpclk2 = sysclk/2 = 60M
    . D: I$ w2 V, f& x4 t
34.    
    + y& k& Q4 U) _, U% {/ ^
35.     /* PCLK1 = HCLK / 4*/
    - s7 z" q6 H$ j
36.     RCC->CFGR |= RCC_CFGR_PPRE1_DIV4; //APB1 4分频，fplck1 = sysclk/4 = 30M
    " J$ `0 b- f, B. g" N
37. 
    
38.     /* Configure the main PLL */ //主要对PLL和PPI2S 进行配置
    , R8 o( G. U+ l1 Z' ~! u, P
39.     RCC->PLLCFGR = PLL_M | (PLL_N << 6) | (((PLL_P >> 1) -1) << 16) |
    
40.                    (RCC_PLLCFGR_PLLSRC_HSE) | (PLL_Q << 24);
    9 M/ l* U! [$ R, \' N
41. //配置完后RCC->PLLCFGR = 0x05403c19,然后对照寄存器RCC_PLLCFGR查看哪些位对应哪些功能
    
42. //通过bit5~bit0可计算出PLLM=25，那么input VCO = PLL input clock /PLLM = 25M/25 = 1M,对应时钟结构图中的/M
    
43. //通过bit14~bit6可计算出倍频因子PLLN = 240，那么VCO output clock = PLLN * input VCO = 240 * 1 = 240M,对应时钟结构图中的xN
    
44. //bit17~bit16可计算出分频因子PLLP = 2，那么PLLCLK = VCO output clock /PLLP = 240/2 = 120M
    
45. //bit22是选择给PLL输入的时钟源，输入时钟源有外部和内部高速时钟，这里选择的是外部高速时钟即PLL input clock = HSE =25M
    
46. //bit27~24可计算出分频因子PLLQ = 5，那么PLL48CK = VCO output clock/PLLQ = 240/5 = 48M
    
47.         
    
48.     /* Enable the main PLL */
    0 `# |7 y) X4 s- p* S* ]
49.     RCC->CR |= RCC_CR_PLLON; //使能PLL
    
50. 
    
51.     /* Wait till the main PLL is ready */
    
52.     while((RCC->CR & RCC_CR_PLLRDY) == 0)
    
53.     {
    
54.     }
    4 B7 c4 O0 ~" B  f! }+ X
55.         //到这里RCC->CR已配置完，最终值0x03036783
    ! O: z; b8 }: x6 e# i0 Z' N
56.         //通过查看用户手册知道，内部高速时钟、外部高速时钟、PLL时钟都已开启
    
57.         
    
58.     /* Configure Flash prefetch, Instruction cache, Data cache and wait state */
    & c+ V$ }9 Y, x
59.     FLASH->ACR = FLASH_ACR_PRFTEN | FLASH_ACR_ICEN | FLASH_ACR_DCEN | FLASH_ACR_LATENCY_3WS;
    
60. 
      A1 h8 ?+ m$ A
61.     /* Select the main PLL as system clock source */
    
62.     RCC->CFGR &= (uint32_t)((uint32_t)~(RCC_CFGR_SW));
    
63.     RCC->CFGR |= RCC_CFGR_SW_PLL;
    ( C& s" q% s! t9 v* y* K' X
64.         
    
65.         //到这里RCC->CFGR已配置完，最终值是0x0000_940A
    
66.         //通过查看用户手册，知道，PLL时钟作为系统时钟即120M
    7 p8 v* z8 Q+ o  G, n4 d' B
67.         //AHB不分频，即HCLK = 120M
    
68.         //APB1 4分频，即fpclk1 = 120/4=30M
    
69.         //APB2 2分频，即fpclk2 = 120/2=60M
    
70. 
    
71.     /* Wait till the main PLL is used as system clock source */
    
72.     while ((RCC->CFGR & (uint32_t)RCC_CFGR_SWS ) != RCC_CFGR_SWS_PLL);
    
73.     {
    
74.     }
    
75.   }
    
76.   else
    6 ]. w# q& T$ h
77.   { /* If HSE fails to start-up, the application will have wrong clock
    
78.          configuration. User can add here some code to deal with this error */
    
79.   }
    / T2 Q- G. V+ A8 _' l
80. 
    3 P+ A7 Z; L, Q8 }; J5 o6 J
81. }

复制代码

/ ?: o; X; E  t3 t

OK，分析完这段代码后，调用系统固件函数后，现在知道了时钟树结构图中右边出来的时钟是多少MHz了吧。

总结：

1、使用的是外部时钟25MHZ，通过PLL进行分频倍频分频得到PLLCLK 120M，PLLCLK作为系统时钟SYSCLK。

2、APB1出来是30M，也就是FPCLK1。

3、APB2出来是60M，也就是FPCLK2。