有个项目要用到STM32F207Vx单片机，找到网上的例子照猫画虎的写了几个例子，比如ADC，可是到了ADC多通道转换的时候就有点傻眼了，这里面的时钟跑的到底是多少M呢？单片机外挂的时钟是25M，由于该单片机时钟系统较为复杂，有内部高/低、外部高/低 、PLL锁相环时钟，又有AHB总线时钟、APB1/2时钟，而例子中很少讲到系统时钟的默认配置是怎么配置呢？那么就发点时间研究下这个单片机内部的复杂时钟系统吧。

下图是STM32F2系列的时钟树结构图：

1、内部高速时钟HSI、外部高速时钟HSE和PLL时钟PLLCLK时钟都接到了SW开关处，通过SW选择哪一路作为SYSCLK，SYSCLK经过AHB分频器进行分频得到HCLK，APB1和APB2是挂在总线AHB上的，通过APB1和APB2分频得出fpclk1和fpclk2。

2、PLL输入时钟源主要是靠外部高速时钟和内部高速时钟作为时钟源，通过PLLCFGR寄存器的bit22来选择具体哪一路作为时钟源。选择好了时钟源进入/M分频器，也就是PLLM进行分频，送入VCO，在通过xN，进行倍频，也就是PLLN1)通过/P进行分频（PLLP）得到PLLCLK;(2)通过/Q分频（PLLQ），得到PLL48CK。

然后边看代码边对照结构图进行分析，看软件如何给单片机配置系统时钟的。

% o* ~! n6 ~" a' k

然后找到启动代码“startup_stmf32xx.s”,该代码是用汇编写的，可以看到，在调用main函数之前，是先调用了SystemInit函数的，该函数是在“system_stm32f2xx.c”中

1. ; Reset handlerReset_Handler    PROC
   ( j1 p# |; w; e; n8 t9 Z6 Z
2.                  EXPORT  Reset_Handler             [WEAK]
   
3.         IMPORT  SystemInit
   8 e$ B! E0 u! G9 c9 `% l! T1 T0 u+ t- {
4.         IMPORT  __main
   : e8 N+ V; T( @. n9 C) ~/ H$ O
5.                  LDR     R0, =SystemInit
   1 j& T$ e6 s& T/ B
6.                  BLX     R0
   
7.                  LDR     R0, =__main
   ( v5 }& g' ^# w
8.                  BX      R0
   
9.                  ENDP

复制代码

代码如下,变量直接赋个16进制的数，都不知道是啥意思，目的是干什么的，不知道，所以看下面代码时最好对照STM32F2x用户手册。当然这个只是一个初始化，待会主要看SetSysClock();这个函数，在调用该函数之前，我们知道单片机是先启用了内部高速时钟等一些配置。

" N% p; |, e+ Q, k

1. void SystemInit(void)
   ) S; ^+ H9 b$ X/ _$ q5 V
2. {
   ' J8 g9 w* \* n. Z
3.   /* Reset the RCC clock configuration to the default reset state ------------*/
   8 R7 z3 f9 d2 R8 |( t# A# h& H4 K
4.   /* Set HSION bit */
   
5.   RCC->CR |= (uint32_t)0x00000001; //RCC_CR复位值0x0000_xx83，内部高速时钟使能,也就是说上电开始就使用内部高速时钟,16MHZ
   
6. 
   
7.   /* Reset CFGR register */
   
8.   RCC->CFGR = 0x00000000;    //通过开关SW选择内部高速时钟作为系统时钟16MHZ
   
9.                                                         //AHB prescaler 不分频
   
10.                                                       //APB Low speed prescaler (APB1) 不分频，fplck1 = 16MHZ
      D& n# D5 |0 X, R
11.                                                         //APB high-speed prescaler (APB2)不分频，fplck2 = 16MHZ
    
12.                               //MCO1和MCO2时钟输出等配置可参考用户手册Page95
    - R3 B2 _) X! ]" b" M
13. 
      C/ `( l$ I$ h( V: Z
14.   /* Reset HSEON, CSSON and PLLON bits */
    
15.   RCC->CR &= (uint32_t)0xFEF6FFFF;
    
16. 
    
17.   /* Reset PLLCFGR register */
    
18.   RCC->PLLCFGR = 0x24003010; //RCC_CFGR复位值是0x2400_3010
    / `$ o# ^8 f0 o7 S3 x! Y0 y# ]0 J4 r
19. 
    
20.   /* Reset HSEBYP bit */
    : H* H! l# P4 R, P+ h* E
21.   RCC->CR &= (uint32_t)0xFFFBFFFF;  //对bit18 HSEBYP 设置为0，外部高速时钟被禁止
    
22. 
    
23.   /* Disable all interrupts */
    9 V; n3 ]. M, |$ X
24.   RCC->CIR = 0x00000000;  //所有时钟中断都被禁止
    6 g: D2 P/ _: e  s; X/ s* w+ R* S4 j! \
25. 
      z1 {) q2 A* t' a* v; Q/ v& v
26. #ifdef DATA_IN_ExtSRAM
    
27.   SystemInit_ExtMemCtl();
    0 a( W2 _% t! F
28. #endif /* DATA_IN_ExtSRAM */
    3 g+ h1 h" Z) P5 P% |) Z5 F
29.          
    
30.   /* Configure the System clock source, PLL Multiplier and Divider factors,
    5 [7 b/ w# N' H5 `# c! F6 ?/ d
31.      AHB/APBx prescalers and Flash settings ----------------------------------*/
    
32.   SetSysClock();
    
33. 
    / P: F4 E# `" y% ^
34.   /* Configure the Vector Table location add offset address ------------------*/
    
35. #ifdef VECT_TAB_SRAM
    / v% n+ f9 z# }0 y0 v, P& `! S
36.   SCB->VTOR = SRAM_BASE | VECT_TAB_OFFSET; /* Vector Table Relocation in Internal SRAM */
    & I: @: K  Z" W9 ]* p! \5 ~
37. #else
    
38.   SCB->VTOR = FLASH_BASE | VECT_TAB_OFFSET; /* Vector Table Relocation in Internal FLASH */
    
39. #endif
    
40. }

复制代码

1 b& y8 r8 i& c0 l% X5 a. g9 w- M- x; t  J

在SystemInit(void)函数中在配置完一些参数后，还调用了SetSysClock()函数，该函数代码如下

1. static void SetSysClock(void)
   
2. {
   
3. /******************************************************************************/
   # D9 L* u+ b  f1 a+ D: n9 m
4. /*            PLL (clocked by HSE) used as System clock source                */
   
5. /******************************************************************************/
   0 U; Q  D- k- m7 U& |2 Q
6.   __IO uint32_t StartUpCounter = 0, HSEStatus = 0;
   
7.   
   
8.   /* Enable HSE */
   ! Q1 ]* ^  P* G1 L4 z% u) e2 B3 c
9.   RCC->CR |= ((uint32_t)RCC_CR_HSEON);  //外部高速时钟使能，25MHZ
   $ |! w2 l7 a3 f5 |8 A+ f1 b1 D
10. 
    ' w9 r0 s$ ~0 e% o0 p: Q, H3 m
11.   /* Wait till HSE is ready and if Time out is reached exit */  //外部时钟使能后，得需要一点时间到达各个端口
    , b6 b8 D3 T' ?2 ~! V
12.   do
    
13.   {
    
14.     HSEStatus = RCC->CR & RCC_CR_HSERDY; //如果RCC_CR_HSERDY为0，说明外部时钟还没准备好，1说明外部时钟已准备好
    
15.     StartUpCounter++;//对读的次数进行累加，当累加次数到达1280次时，就意味着启动时间超时
    7 z) a0 }1 }3 _! |3 s# W) n
16.   } while((HSEStatus == 0) && (StartUpCounter != HSE_STARTUP_TIMEOUT));
    
17. 
    
18.   if ((RCC->CR & RCC_CR_HSERDY) != RESET)//这里判断上面的do while循环是因哪个条件结束的
    
19.   {
    
20.     HSEStatus = (uint32_t)0x01;   //说明时钟已准备好了，才结束do whlie循环
    & m- J3 G0 k+ }0 A5 e
21.   }
    
22.   else
    
23.   {
    ) V8 r1 q* z' s8 D$ s
24.     HSEStatus = (uint32_t)0x00;  //说明是因为超时了而退出do while循环
    ( Z& L8 D( ?  m) P  w1 t/ y2 ^
25.   }
    * O. Y" p/ F( f5 O! C
26. 
    % n6 b0 X  X9 ?7 x) N3 w$ j( v
27.   if (HSEStatus == (uint32_t)0x01)
    
28.   {
    
29.     /* HCLK = SYSCLK / 1*/
    $ |6 R& W5 @$ \4 {
30.     RCC->CFGR |= RCC_CFGR_HPRE_DIV1; //AHB不分频，AHB出来后时钟就是sysclk=120M
    
31.       
    
32.     /* PCLK2 = HCLK / 2*/
    3 n1 k2 r( Z6 Y- p6 @
33.     RCC->CFGR |= RCC_CFGR_PPRE2_DIV2;//APB2 2分频，fpclk2 = sysclk/2 = 60M
    
34.    
    
35.     /* PCLK1 = HCLK / 4*/
    
36.     RCC->CFGR |= RCC_CFGR_PPRE1_DIV4; //APB1 4分频，fplck1 = sysclk/4 = 30M
    
37. 
    
38.     /* Configure the main PLL */ //主要对PLL和PPI2S 进行配置
    ! l; i8 i7 @" p  s. y9 J! z/ Z; Z
39.     RCC->PLLCFGR = PLL_M | (PLL_N << 6) | (((PLL_P >> 1) -1) << 16) |
    
40.                    (RCC_PLLCFGR_PLLSRC_HSE) | (PLL_Q << 24);
    % d0 y+ h4 b! t
41. //配置完后RCC->PLLCFGR = 0x05403c19,然后对照寄存器RCC_PLLCFGR查看哪些位对应哪些功能
    
42. //通过bit5~bit0可计算出PLLM=25，那么input VCO = PLL input clock /PLLM = 25M/25 = 1M,对应时钟结构图中的/M
    - K5 q8 B3 p6 Q* ?6 _
43. //通过bit14~bit6可计算出倍频因子PLLN = 240，那么VCO output clock = PLLN * input VCO = 240 * 1 = 240M,对应时钟结构图中的xN
    
44. //bit17~bit16可计算出分频因子PLLP = 2，那么PLLCLK = VCO output clock /PLLP = 240/2 = 120M
    ; [! i! f" a" ?+ I. w
45. //bit22是选择给PLL输入的时钟源，输入时钟源有外部和内部高速时钟，这里选择的是外部高速时钟即PLL input clock = HSE =25M
    
46. //bit27~24可计算出分频因子PLLQ = 5，那么PLL48CK = VCO output clock/PLLQ = 240/5 = 48M
    
47.         
    ( k  K1 Z0 r' I/ l7 }* W6 Z6 ^
48.     /* Enable the main PLL */
    
49.     RCC->CR |= RCC_CR_PLLON; //使能PLL
    
50. 
    ; Y" Q4 J/ m% _
51.     /* Wait till the main PLL is ready */
    * H7 j  D+ ^) h/ ^( f
52.     while((RCC->CR & RCC_CR_PLLRDY) == 0)
    ! q5 a, i5 T* w" w
53.     {
    
54.     }
    
55.         //到这里RCC->CR已配置完，最终值0x03036783
    
56.         //通过查看用户手册知道，内部高速时钟、外部高速时钟、PLL时钟都已开启
    
57.         
    
58.     /* Configure Flash prefetch, Instruction cache, Data cache and wait state */
    
59.     FLASH->ACR = FLASH_ACR_PRFTEN | FLASH_ACR_ICEN | FLASH_ACR_DCEN | FLASH_ACR_LATENCY_3WS;
    5 @5 U: d6 z' p, r, E
60. 
    % e  V' Z3 u( @
61.     /* Select the main PLL as system clock source */
    3 k  U8 c5 y* [% R( }1 x8 T
62.     RCC->CFGR &= (uint32_t)((uint32_t)~(RCC_CFGR_SW));
    
63.     RCC->CFGR |= RCC_CFGR_SW_PLL;
    
64.         
    
65.         //到这里RCC->CFGR已配置完，最终值是0x0000_940A
    
66.         //通过查看用户手册，知道，PLL时钟作为系统时钟即120M
    
67.         //AHB不分频，即HCLK = 120M
    - D8 n4 K: d! m/ P9 K: N
68.         //APB1 4分频，即fpclk1 = 120/4=30M
    
69.         //APB2 2分频，即fpclk2 = 120/2=60M
    
70. 
    5 M4 [- I. B0 J! ~2 @9 i- \0 i
71.     /* Wait till the main PLL is used as system clock source */
    
72.     while ((RCC->CFGR & (uint32_t)RCC_CFGR_SWS ) != RCC_CFGR_SWS_PLL);
    
73.     {
    ; R. q4 C4 a9 j3 J
74.     }
    
75.   }
    
76.   else
    
77.   { /* If HSE fails to start-up, the application will have wrong clock
    
78.          configuration. User can add here some code to deal with this error */
    
79.   }
    ( [" K5 q3 M( K+ b+ g  B6 }, T/ H
80. 
    : Z- W9 I' w+ S# U' r
81. }

复制代码

OK，分析完这段代码后，调用系统固件函数后，现在知道了时钟树结构图中右边出来的时钟是多少MHz了吧。

总结：

1、使用的是外部时钟25MHZ，通过PLL进行分频倍频分频得到PLLCLK 120M，PLLCLK作为系统时钟SYSCLK。

2、APB1出来是30M，也就是FPCLK1。

3、APB2出来是60M，也就是FPCLK2。

$ c5 R! r+ f+ O( ^, E" Z  u