有个项目要用到STM32F207Vx单片机，找到网上的例子照猫画虎的写了几个例子，比如ADC，可是到了ADC多通道转换的时候就有点傻眼了，这里面的时钟跑的到底是多少M呢？单片机外挂的时钟是25M，由于该单片机时钟系统较为复杂，有内部高/低、外部高/低 、PLL锁相环时钟，又有AHB总线时钟、APB1/2时钟，而例子中很少讲到系统时钟的默认配置是怎么配置呢？那么就发点时间研究下这个单片机内部的复杂时钟系统吧。

下图是STM32F2系列的时钟树结构图：

1、内部高速时钟HSI、外部高速时钟HSE和PLL时钟PLLCLK时钟都接到了SW开关处，通过SW选择哪一路作为SYSCLK，SYSCLK经过AHB分频器进行分频得到HCLK，APB1和APB2是挂在总线AHB上的，通过APB1和APB2分频得出fpclk1和fpclk2。

2、PLL输入时钟源主要是靠外部高速时钟和内部高速时钟作为时钟源，通过PLLCFGR寄存器的bit22来选择具体哪一路作为时钟源。选择好了时钟源进入/M分频器，也就是PLLM进行分频，送入VCO，在通过xN，进行倍频，也就是PLLN1)通过/P进行分频（PLLP）得到PLLCLK;(2)通过/Q分频（PLLQ），得到PLL48CK。

然后边看代码边对照结构图进行分析，看软件如何给单片机配置系统时钟的。

! k0 e/ b3 L7 ~% [" @

然后找到启动代码“startup_stmf32xx.s”,该代码是用汇编写的，可以看到，在调用main函数之前，是先调用了SystemInit函数的，该函数是在“system_stm32f2xx.c”中

1. ; Reset handlerReset_Handler    PROC
   
2.                  EXPORT  Reset_Handler             [WEAK]
   + `8 s# J+ M* ?
3.         IMPORT  SystemInit
   
4.         IMPORT  __main
   
5.                  LDR     R0, =SystemInit
   - b# q. Z3 l, P( z9 o
6.                  BLX     R0
   0 d$ `( i' j& S/ {. ?
7.                  LDR     R0, =__main
   ) P( B: ^4 N4 [: `
8.                  BX      R0
   $ p5 X  n9 B& ^0 v8 B
9.                  ENDP

复制代码

( Z; s  T& r4 f0 V# f7 ^+ S: b, K! W

代码如下,变量直接赋个16进制的数，都不知道是啥意思，目的是干什么的，不知道，所以看下面代码时最好对照STM32F2x用户手册。当然这个只是一个初始化，待会主要看SetSysClock();这个函数，在调用该函数之前，我们知道单片机是先启用了内部高速时钟等一些配置。

1. void SystemInit(void)
   4 B. D& s' d: q* h( [; Z" a& Y1 a
2. {
   
3.   /* Reset the RCC clock configuration to the default reset state ------------*/
   
4.   /* Set HSION bit */
   & k7 x  \* l. [9 d& R: J! @. h: H
5.   RCC->CR |= (uint32_t)0x00000001; //RCC_CR复位值0x0000_xx83，内部高速时钟使能,也就是说上电开始就使用内部高速时钟,16MHZ
   # Q' G' _# i4 N
6. 
   
7.   /* Reset CFGR register */
   
8.   RCC->CFGR = 0x00000000;    //通过开关SW选择内部高速时钟作为系统时钟16MHZ
   
9.                                                         //AHB prescaler 不分频
   % d4 `4 |1 g! b) H7 \+ Y
10.                                                       //APB Low speed prescaler (APB1) 不分频，fplck1 = 16MHZ
    
11.                                                         //APB high-speed prescaler (APB2)不分频，fplck2 = 16MHZ
    
12.                               //MCO1和MCO2时钟输出等配置可参考用户手册Page95
    
13. 
    
14.   /* Reset HSEON, CSSON and PLLON bits */
    0 p. n  w! V# V. v- b' `' g" }
15.   RCC->CR &= (uint32_t)0xFEF6FFFF;
    % p0 D: v0 a! q( j0 f# g6 E3 d# T
16. 
    
17.   /* Reset PLLCFGR register */
    
18.   RCC->PLLCFGR = 0x24003010; //RCC_CFGR复位值是0x2400_3010
    
19. 
    
20.   /* Reset HSEBYP bit */
    
21.   RCC->CR &= (uint32_t)0xFFFBFFFF;  //对bit18 HSEBYP 设置为0，外部高速时钟被禁止
    
22. 
    
23.   /* Disable all interrupts */
    ' ~2 ^& m5 _! X5 @- g
24.   RCC->CIR = 0x00000000;  //所有时钟中断都被禁止
    
25. 
    3 n/ e, I' d( _) l
26. #ifdef DATA_IN_ExtSRAM
    % C3 w+ j8 g7 F1 U" r3 x
27.   SystemInit_ExtMemCtl();
    ! i5 X( x- j2 ~- \0 g4 ^* ]3 J8 `" P
28. #endif /* DATA_IN_ExtSRAM */
    
29.          
    
30.   /* Configure the System clock source, PLL Multiplier and Divider factors,
    
31.      AHB/APBx prescalers and Flash settings ----------------------------------*/
    0 Z) }1 C) S- ~* T/ I. j
32.   SetSysClock();
    
33. 
    
34.   /* Configure the Vector Table location add offset address ------------------*/
    
35. #ifdef VECT_TAB_SRAM
    2 a) o8 H& V" L# z
36.   SCB->VTOR = SRAM_BASE | VECT_TAB_OFFSET; /* Vector Table Relocation in Internal SRAM */
    
37. #else
    , I# Y% h% {9 J! s
38.   SCB->VTOR = FLASH_BASE | VECT_TAB_OFFSET; /* Vector Table Relocation in Internal FLASH */
    8 `* C5 Z7 H5 B
39. #endif
    
40. }

复制代码

) }- Q5 S* [2 v9 _) U. T+ v  X

在SystemInit(void)函数中在配置完一些参数后，还调用了SetSysClock()函数，该函数代码如下

1. static void SetSysClock(void)
   $ ?  a7 ^+ U9 {. `. ~5 ~
2. {
   ; z" i1 N4 R. b7 |- K
3. /******************************************************************************/
   & \8 ^; Z% L. u4 P3 Q. L$ e
4. /*            PLL (clocked by HSE) used as System clock source                */
   
5. /******************************************************************************/
   
6.   __IO uint32_t StartUpCounter = 0, HSEStatus = 0;
   + i/ @* K1 G3 R( F3 _* B  ~
7.   
   / C% e/ J: M. `- C  ^
8.   /* Enable HSE */
   
9.   RCC->CR |= ((uint32_t)RCC_CR_HSEON);  //外部高速时钟使能，25MHZ
   
10. 
    0 j. E' ^% t) u* f' ~- v4 X
11.   /* Wait till HSE is ready and if Time out is reached exit */  //外部时钟使能后，得需要一点时间到达各个端口
    8 K8 N8 P  f# j/ v( m. y6 f& B; ^
12.   do
    
13.   {
    - t2 e+ F0 J2 H7 [6 s
14.     HSEStatus = RCC->CR & RCC_CR_HSERDY; //如果RCC_CR_HSERDY为0，说明外部时钟还没准备好，1说明外部时钟已准备好
    / D6 p% k9 A. J9 P
15.     StartUpCounter++;//对读的次数进行累加，当累加次数到达1280次时，就意味着启动时间超时
    
16.   } while((HSEStatus == 0) && (StartUpCounter != HSE_STARTUP_TIMEOUT));
    ; O- D5 M1 S' T4 h
17. 
    
18.   if ((RCC->CR & RCC_CR_HSERDY) != RESET)//这里判断上面的do while循环是因哪个条件结束的
    
19.   {
    7 w( w5 f9 k6 R; c" g: [# `1 M
20.     HSEStatus = (uint32_t)0x01;   //说明时钟已准备好了，才结束do whlie循环
    * F2 Z6 k  F8 A- ]. z4 e# R9 a8 X
21.   }
    3 z- C! B/ D+ o/ @) C6 R, p  H
22.   else
    
23.   {
    
24.     HSEStatus = (uint32_t)0x00;  //说明是因为超时了而退出do while循环
      |& R& [  U0 s0 A6 a! p
25.   }
    
26. 
    
27.   if (HSEStatus == (uint32_t)0x01)
    7 ?9 Z# G5 Y, L, `+ n; F7 V
28.   {
    - e8 n: p5 w2 g9 B1 p
29.     /* HCLK = SYSCLK / 1*/
    : T  u7 _6 u) E
30.     RCC->CFGR |= RCC_CFGR_HPRE_DIV1; //AHB不分频，AHB出来后时钟就是sysclk=120M
    3 Y7 t# f7 ]0 F7 y2 i% x
31.       
    
32.     /* PCLK2 = HCLK / 2*/
    $ b9 t5 u8 N. A+ R% [
33.     RCC->CFGR |= RCC_CFGR_PPRE2_DIV2;//APB2 2分频，fpclk2 = sysclk/2 = 60M
    
34.    
    
35.     /* PCLK1 = HCLK / 4*/
    
36.     RCC->CFGR |= RCC_CFGR_PPRE1_DIV4; //APB1 4分频，fplck1 = sysclk/4 = 30M
    
37. 
    * f8 _# Q- L$ R6 F" P
38.     /* Configure the main PLL */ //主要对PLL和PPI2S 进行配置
    - D) ^( b6 U) I* t* \9 R6 f
39.     RCC->PLLCFGR = PLL_M | (PLL_N << 6) | (((PLL_P >> 1) -1) << 16) |
    : V5 _3 J5 c5 ~3 l: U
40.                    (RCC_PLLCFGR_PLLSRC_HSE) | (PLL_Q << 24);
    
41. //配置完后RCC->PLLCFGR = 0x05403c19,然后对照寄存器RCC_PLLCFGR查看哪些位对应哪些功能
    
42. //通过bit5~bit0可计算出PLLM=25，那么input VCO = PLL input clock /PLLM = 25M/25 = 1M,对应时钟结构图中的/M
    / j: B6 M8 K( }9 o
43. //通过bit14~bit6可计算出倍频因子PLLN = 240，那么VCO output clock = PLLN * input VCO = 240 * 1 = 240M,对应时钟结构图中的xN
    
44. //bit17~bit16可计算出分频因子PLLP = 2，那么PLLCLK = VCO output clock /PLLP = 240/2 = 120M
    & i+ k& t; {0 d) V! y1 q3 i2 W7 {7 n
45. //bit22是选择给PLL输入的时钟源，输入时钟源有外部和内部高速时钟，这里选择的是外部高速时钟即PLL input clock = HSE =25M
    
46. //bit27~24可计算出分频因子PLLQ = 5，那么PLL48CK = VCO output clock/PLLQ = 240/5 = 48M
      O( R8 X8 g$ q7 ^& q; V; e; _
47.         
    
48.     /* Enable the main PLL */
    1 Z- G# [% g6 r6 ~+ B
49.     RCC->CR |= RCC_CR_PLLON; //使能PLL
    
50. 
    / ]% r! q+ T' V/ S
51.     /* Wait till the main PLL is ready */
    
52.     while((RCC->CR & RCC_CR_PLLRDY) == 0)
    * m/ h/ v$ k/ B# L. r. o: n
53.     {
    0 y" }7 y. x. M/ E) c9 n1 o
54.     }
    1 J7 Z7 z* C; i: ]  Q
55.         //到这里RCC->CR已配置完，最终值0x03036783
    1 b& ~; J# t' Z- O3 ~! i, L/ `
56.         //通过查看用户手册知道，内部高速时钟、外部高速时钟、PLL时钟都已开启
    
57.         
    
58.     /* Configure Flash prefetch, Instruction cache, Data cache and wait state */
    
59.     FLASH->ACR = FLASH_ACR_PRFTEN | FLASH_ACR_ICEN | FLASH_ACR_DCEN | FLASH_ACR_LATENCY_3WS;
    
60. 
    : u" Z2 v, i" g. ~3 |: Q+ D
61.     /* Select the main PLL as system clock source */
    
62.     RCC->CFGR &= (uint32_t)((uint32_t)~(RCC_CFGR_SW));
    
63.     RCC->CFGR |= RCC_CFGR_SW_PLL;
    3 U* D9 q; }7 g+ F7 L  W
64.         
    ) B9 T0 C- w* a0 f  g$ k
65.         //到这里RCC->CFGR已配置完，最终值是0x0000_940A
    
66.         //通过查看用户手册，知道，PLL时钟作为系统时钟即120M
    
67.         //AHB不分频，即HCLK = 120M
      B" `: [1 l' K; ^  r7 W
68.         //APB1 4分频，即fpclk1 = 120/4=30M
    
69.         //APB2 2分频，即fpclk2 = 120/2=60M
    
70. 
    - S9 v9 \. R. }* p, r  m
71.     /* Wait till the main PLL is used as system clock source */
    6 E1 ^7 Q1 i' v
72.     while ((RCC->CFGR & (uint32_t)RCC_CFGR_SWS ) != RCC_CFGR_SWS_PLL);
    
73.     {
    
74.     }
    
75.   }
    
76.   else
    " }) x% C8 d. K2 W2 T& V
77.   { /* If HSE fails to start-up, the application will have wrong clock
    - a/ f4 S- R9 S- b" Z3 s: e
78.          configuration. User can add here some code to deal with this error */
    
79.   }
    
80. 
    
81. }

复制代码

; G2 D; o) a" R- m. X; f8 c

OK，分析完这段代码后，调用系统固件函数后，现在知道了时钟树结构图中右边出来的时钟是多少MHz了吧。

总结：

1、使用的是外部时钟25MHZ，通过PLL进行分频倍频分频得到PLLCLK 120M，PLLCLK作为系统时钟SYSCLK。

2、APB1出来是30M，也就是FPCLK1。

3、APB2出来是60M，也就是FPCLK2。

; X- X' M2 R2 A, e1 m( l
+ j# V" v( }% a