有个项目要用到STM32F207Vx单片机，找到网上的例子照猫画虎的写了几个例子，比如ADC，可是到了ADC多通道转换的时候就有点傻眼了，这里面的时钟跑的到底是多少M呢？单片机外挂的时钟是25M，由于该单片机时钟系统较为复杂，有内部高/低、外部高/低 、PLL锁相环时钟，又有AHB总线时钟、APB1/2时钟，而例子中很少讲到系统时钟的默认配置是怎么配置呢？那么就发点时间研究下这个单片机内部的复杂时钟系统吧。

下图是STM32F2系列的时钟树结构图：

1、内部高速时钟HSI、外部高速时钟HSE和PLL时钟PLLCLK时钟都接到了SW开关处，通过SW选择哪一路作为SYSCLK，SYSCLK经过AHB分频器进行分频得到HCLK，APB1和APB2是挂在总线AHB上的，通过APB1和APB2分频得出fpclk1和fpclk2。

2、PLL输入时钟源主要是靠外部高速时钟和内部高速时钟作为时钟源，通过PLLCFGR寄存器的bit22来选择具体哪一路作为时钟源。选择好了时钟源进入/M分频器，也就是PLLM进行分频，送入VCO，在通过xN，进行倍频，也就是PLLN1)通过/P进行分频（PLLP）得到PLLCLK;(2)通过/Q分频（PLLQ），得到PLL48CK。

然后边看代码边对照结构图进行分析，看软件如何给单片机配置系统时钟的。

+ q1 l' ^3 Z! J

然后找到启动代码“startup_stmf32xx.s”,该代码是用汇编写的，可以看到，在调用main函数之前，是先调用了SystemInit函数的，该函数是在“system_stm32f2xx.c”中

1. ; Reset handlerReset_Handler    PROC
   
2.                  EXPORT  Reset_Handler             [WEAK]
   3 A  m# a' Y$ N; X8 e
3.         IMPORT  SystemInit
   
4.         IMPORT  __main
     x8 Z! T- ]; S: k8 r& d6 O4 P
5.                  LDR     R0, =SystemInit
   
6.                  BLX     R0
   $ |. H7 f+ h' Y7 k- k% |
7.                  LDR     R0, =__main
   
8.                  BX      R0
   6 f  D0 h- v3 v3 b
9.                  ENDP

复制代码

代码如下,变量直接赋个16进制的数，都不知道是啥意思，目的是干什么的，不知道，所以看下面代码时最好对照STM32F2x用户手册。当然这个只是一个初始化，待会主要看SetSysClock();这个函数，在调用该函数之前，我们知道单片机是先启用了内部高速时钟等一些配置。

1. void SystemInit(void)
   
2. {
   : g# [: a7 ]9 p
3.   /* Reset the RCC clock configuration to the default reset state ------------*/
   
4.   /* Set HSION bit */
   5 `1 }( Q' s$ ?7 c6 s3 `  M% E5 F! B2 R
5.   RCC->CR |= (uint32_t)0x00000001; //RCC_CR复位值0x0000_xx83，内部高速时钟使能,也就是说上电开始就使用内部高速时钟,16MHZ
   : D  Z' _# a0 a; E+ H9 a
6. 
   
7.   /* Reset CFGR register */
   , A. z5 y7 y5 U- M4 W# T
8.   RCC->CFGR = 0x00000000;    //通过开关SW选择内部高速时钟作为系统时钟16MHZ
   
9.                                                         //AHB prescaler 不分频
   3 n0 m) S. }0 ^" Q5 e, z
10.                                                       //APB Low speed prescaler (APB1) 不分频，fplck1 = 16MHZ
    
11.                                                         //APB high-speed prescaler (APB2)不分频，fplck2 = 16MHZ
    
12.                               //MCO1和MCO2时钟输出等配置可参考用户手册Page95
    , s" b) l$ b6 X9 v9 Z' }5 [
13. 
    + `9 _6 d4 _9 k% ]
14.   /* Reset HSEON, CSSON and PLLON bits */
    
15.   RCC->CR &= (uint32_t)0xFEF6FFFF;
    
16. 
    : J3 A# O. w' f9 l% }
17.   /* Reset PLLCFGR register */
    + W, T" b2 {5 `7 l& ?
18.   RCC->PLLCFGR = 0x24003010; //RCC_CFGR复位值是0x2400_3010
    
19. 
    
20.   /* Reset HSEBYP bit */
    7 ~# Y3 Q) q' M
21.   RCC->CR &= (uint32_t)0xFFFBFFFF;  //对bit18 HSEBYP 设置为0，外部高速时钟被禁止
    & ?& ]' R" r% x2 }. Z6 S) l, a1 A7 o) V
22. 
    0 |  I) u+ H' `( |
23.   /* Disable all interrupts */
    
24.   RCC->CIR = 0x00000000;  //所有时钟中断都被禁止
    
25. 
    ) N7 U0 O; a6 m1 ]" q& a
26. #ifdef DATA_IN_ExtSRAM
      x8 \- P. k: o0 d4 s- ?
27.   SystemInit_ExtMemCtl();
    
28. #endif /* DATA_IN_ExtSRAM */
    
29.          
    7 j6 U+ y/ I/ B$ `
30.   /* Configure the System clock source, PLL Multiplier and Divider factors,
    
31.      AHB/APBx prescalers and Flash settings ----------------------------------*/
    ; i2 j! w+ V+ p
32.   SetSysClock();
    
33. 
    6 ^9 o( B, j4 B* q5 n
34.   /* Configure the Vector Table location add offset address ------------------*/
    8 I8 ^& J6 P. D! \5 t
35. #ifdef VECT_TAB_SRAM
    4 t, K: N7 o8 p/ [
36.   SCB->VTOR = SRAM_BASE | VECT_TAB_OFFSET; /* Vector Table Relocation in Internal SRAM */
    
37. #else
    $ l: [4 A0 j. b; G
38.   SCB->VTOR = FLASH_BASE | VECT_TAB_OFFSET; /* Vector Table Relocation in Internal FLASH */
    
39. #endif
    , M9 r" c; a5 ~) R: E1 O: l% _1 y
40. }

复制代码

在SystemInit(void)函数中在配置完一些参数后，还调用了SetSysClock()函数，该函数代码如下

1. static void SetSysClock(void)
   
2. {
   - l) D& ]6 Z2 ^" W
3. /******************************************************************************/
   
4. /*            PLL (clocked by HSE) used as System clock source                */
   
5. /******************************************************************************/
   
6.   __IO uint32_t StartUpCounter = 0, HSEStatus = 0;
   * ~2 t$ H6 K6 A* ^# N1 Q
7.   
   
8.   /* Enable HSE */
   
9.   RCC->CR |= ((uint32_t)RCC_CR_HSEON);  //外部高速时钟使能，25MHZ
   
10. 
    $ o: B7 l- [0 c4 A6 }7 L
11.   /* Wait till HSE is ready and if Time out is reached exit */  //外部时钟使能后，得需要一点时间到达各个端口
    6 a; |. `% {. O5 l+ I
12.   do
    
13.   {
    ( N9 r% s8 s4 q/ B1 Y
14.     HSEStatus = RCC->CR & RCC_CR_HSERDY; //如果RCC_CR_HSERDY为0，说明外部时钟还没准备好，1说明外部时钟已准备好
    & a. P' b& g5 }! y6 P, c$ c; T
15.     StartUpCounter++;//对读的次数进行累加，当累加次数到达1280次时，就意味着启动时间超时
    7 S& ?* s3 v( C* O# C4 X
16.   } while((HSEStatus == 0) && (StartUpCounter != HSE_STARTUP_TIMEOUT));
    . R4 v4 G% n. S7 {% X4 r
17. 
    4 R. A" W+ r- q; f0 P2 ?+ `- h! Q  H
18.   if ((RCC->CR & RCC_CR_HSERDY) != RESET)//这里判断上面的do while循环是因哪个条件结束的
    4 ~) Z' C, K3 s. w$ f; u
19.   {
    " [2 I6 L& U" ~6 a! P: u, f
20.     HSEStatus = (uint32_t)0x01;   //说明时钟已准备好了，才结束do whlie循环
    
21.   }
    
22.   else
    : {, L$ g% }7 o' e4 |9 E& r" P
23.   {
    / w6 P$ B$ d) _. `, M
24.     HSEStatus = (uint32_t)0x00;  //说明是因为超时了而退出do while循环
    
25.   }
    
26. 
    8 j9 U) U- F- t# b; D5 ?- o4 F
27.   if (HSEStatus == (uint32_t)0x01)
    
28.   {
    
29.     /* HCLK = SYSCLK / 1*/
    
30.     RCC->CFGR |= RCC_CFGR_HPRE_DIV1; //AHB不分频，AHB出来后时钟就是sysclk=120M
    * q! M: E% Y: w5 j; X
31.       
    " Q* o0 U2 i% c0 D/ L  ]2 e
32.     /* PCLK2 = HCLK / 2*/
    
33.     RCC->CFGR |= RCC_CFGR_PPRE2_DIV2;//APB2 2分频，fpclk2 = sysclk/2 = 60M
      I5 n: o% G1 k" A; L
34.    
    
35.     /* PCLK1 = HCLK / 4*/
    & _6 s$ J# w4 b4 v, S0 F
36.     RCC->CFGR |= RCC_CFGR_PPRE1_DIV4; //APB1 4分频，fplck1 = sysclk/4 = 30M
    
37. 
    
38.     /* Configure the main PLL */ //主要对PLL和PPI2S 进行配置
    
39.     RCC->PLLCFGR = PLL_M | (PLL_N << 6) | (((PLL_P >> 1) -1) << 16) |
    
40.                    (RCC_PLLCFGR_PLLSRC_HSE) | (PLL_Q << 24);
    1 ?) b3 c& P; {# Q) w( s1 g
41. //配置完后RCC->PLLCFGR = 0x05403c19,然后对照寄存器RCC_PLLCFGR查看哪些位对应哪些功能
    - X, q' }% i- o! K) {6 |
42. //通过bit5~bit0可计算出PLLM=25，那么input VCO = PLL input clock /PLLM = 25M/25 = 1M,对应时钟结构图中的/M
    " o' `! O" G" N
43. //通过bit14~bit6可计算出倍频因子PLLN = 240，那么VCO output clock = PLLN * input VCO = 240 * 1 = 240M,对应时钟结构图中的xN
    . K# v: Y; J+ U; E# c
44. //bit17~bit16可计算出分频因子PLLP = 2，那么PLLCLK = VCO output clock /PLLP = 240/2 = 120M
    : y; [  b1 ~3 d8 Q
45. //bit22是选择给PLL输入的时钟源，输入时钟源有外部和内部高速时钟，这里选择的是外部高速时钟即PLL input clock = HSE =25M
    - G- d5 |/ v0 j$ [# L2 u+ k- g% h
46. //bit27~24可计算出分频因子PLLQ = 5，那么PLL48CK = VCO output clock/PLLQ = 240/5 = 48M
    1 h% z( X2 K0 j6 m. g2 A
47.         
    
48.     /* Enable the main PLL */
    
49.     RCC->CR |= RCC_CR_PLLON; //使能PLL
    
50. 
    ( ~/ h" U6 c# h
51.     /* Wait till the main PLL is ready */
    
52.     while((RCC->CR & RCC_CR_PLLRDY) == 0)
    ' k; W% R: V, \. t9 b
53.     {
    3 |3 M1 r! W# _3 _+ ~& P
54.     }
    % x! s1 n" W7 z& `: u
55.         //到这里RCC->CR已配置完，最终值0x03036783
    
56.         //通过查看用户手册知道，内部高速时钟、外部高速时钟、PLL时钟都已开启
    : b: P) l$ j' W/ a( `7 l
57.         
    
58.     /* Configure Flash prefetch, Instruction cache, Data cache and wait state */
    ; x/ k( U0 ^% q+ R7 g9 H
59.     FLASH->ACR = FLASH_ACR_PRFTEN | FLASH_ACR_ICEN | FLASH_ACR_DCEN | FLASH_ACR_LATENCY_3WS;
    
60. 
    % n) H) Q3 u4 Z
61.     /* Select the main PLL as system clock source */
    5 g, w# h' I3 w7 k5 X% i6 [
62.     RCC->CFGR &= (uint32_t)((uint32_t)~(RCC_CFGR_SW));
    
63.     RCC->CFGR |= RCC_CFGR_SW_PLL;
    - A% o/ i" ]9 Z1 X7 ]8 Y9 g4 o
64.         
    : a  ?1 f- Y7 ^3 j8 [
65.         //到这里RCC->CFGR已配置完，最终值是0x0000_940A
    
66.         //通过查看用户手册，知道，PLL时钟作为系统时钟即120M
    
67.         //AHB不分频，即HCLK = 120M
    
68.         //APB1 4分频，即fpclk1 = 120/4=30M
      l2 j( _3 f* U/ V( R0 }# |
69.         //APB2 2分频，即fpclk2 = 120/2=60M
    - ]- ~% F6 X5 f  Q- u: q  ^
70. 
    ; P. w# x+ f9 }7 P
71.     /* Wait till the main PLL is used as system clock source */
    1 e  U1 `% b. T& p% }4 j  X4 ]
72.     while ((RCC->CFGR & (uint32_t)RCC_CFGR_SWS ) != RCC_CFGR_SWS_PLL);
    2 H) F- J7 e7 @* H" o5 v
73.     {
    
74.     }
    ' ^8 z2 o4 I, H, V' w. |% z5 B
75.   }
    6 d  f- q  I2 T& r  c
76.   else
    
77.   { /* If HSE fails to start-up, the application will have wrong clock
    
78.          configuration. User can add here some code to deal with this error */
    
79.   }
    
80. 
    
81. }

复制代码

OK，分析完这段代码后，调用系统固件函数后，现在知道了时钟树结构图中右边出来的时钟是多少MHz了吧。

总结：

1、使用的是外部时钟25MHZ，通过PLL进行分频倍频分频得到PLLCLK 120M，PLLCLK作为系统时钟SYSCLK。

2、APB1出来是30M，也就是FPCLK1。

3、APB2出来是60M，也就是FPCLK2。

) L; O! m" m: h2 F( Y- n3 I4 N/ b