【经验分享】STM32F207时钟系统解析

[复制链接]

STMCU小助手发布时间：2021-12-3 17:00

文章
文章封面:
文章简介:	板子使用的是25M无源晶振，下文将介绍STM32F207的时钟系统如何将25M晶振时钟转换为120M系统主频时钟的。

板子使用的是25M无源晶振，下文将介绍STM32F207的时钟系统如何将25M晶振时钟转换为120M系统主频时钟的。

01、时钟系统介绍

aHR0cHM6Ly9tbWJpei5xcGljLmNuL21tYml6X3BuZy8wUmc4RGRwQWliZlVxc2pZQ3lEVzVKQUZpY3NG.png

▲时钟系统专业名词缩写

时钟系统关键组成部分

01 内部高速时钟(HSI)

HSI时钟信号可以通过内部16MHZ的RC振荡器产生，可以直接用于系统时钟或者用于PLL输入。

HSI的RC振荡器的优势是：在最小成本(没有外部器件)情况下提供一个时钟源。它的启动速度要比HSE晶体振荡器更快，但是即使校准频率后，它的精度仍然小于外部晶体振荡器或陶瓷谐振器。

02 外部高速时钟(HSE)

外部高速时钟信息(HSE)可以通过两个时钟源产生：

① 外部晶体/陶瓷谐振器

② 外部用户时钟

▲两种时钟源接入示意图

03 主锁相环时钟(PLL)

STM32F2xx具有两个PLL

① 主要的PLL通过HSE或HSI提供时钟，并且有两个输出时钟；

② 专用的PLL(PLLI2S)被用于产生一个精确的时钟去实现高质量音频效果在I2S接口；

HSE/M*N/P得到PLL时钟

关于PLL锁相环说明

从1处输入，3处输出是1的N倍。

3处除以N又作为输入，当1和2的频率一样，就锁定了。(之所以图上是xN,因为从2看向3的)

04 低速外部时钟(LSE)

LSE是一个32.768KHZ低速外部晶振或陶瓷谐振器。

它的优点：提供低速但是高精度时钟给RTC外设，为时钟/日历或其他时间应用。

05低速内部时钟(LSI)

LSI RC作为一个低速时钟源，它可以运行在停止和待机模式中给独立看门狗(IWDG)和自动唤醒(AWU)。它的时钟频率在32MHZ左右。

02、代码分析
时钟初始化代码在system_stm32f2xx.c文件中，大部分时候我们不需要修改时钟代码的，各个总线的频率我们可以在文件头看到。

=============================================================================* \6 v4 |$ P }* m
*=============================================================================
" h6 k2 g9 t! N; z
* Supported STM32F2xx device revision | Rev B and Y+ I1 M2 Z. k, Z$ M+ j* F$ M3 e
*-----------------------------------------------------------------------------+ z$ I6 G. k" ~9 g; ]
* System Clock source | PLL (HSE). O8 t- Y1 P8 _5 ^' ?
*-----------------------------------------------------------------------------
; }; i* m5 S6 R% j7 n6 V
* SYSCLK(Hz) | 120000000% w) S' e2 [3 |* U7 X& d8 n
*-----------------------------------------------------------------------------
; ?" b- H3 M9 X# m! J' X, I+ @
* HCLK(Hz) | 1200000004 k& Y/ @" j. ~ C1 Z
*-----------------------------------------------------------------------------# Y; G: h( i+ Q* L
* AHB Prescaler | 1
: n! d* h$ l3 G, O
*------------------------------------------------------------------------------ d4 h2 p6 s7 l% Y- P" x, \
* APB1 Prescaler | 4
1 c4 s9 d4 m/ Y7 I& P* W. U
*----------------------------------------------------------------------------- _" [ a( p7 T% \% Y+ W
* APB2 Prescaler | 25 ?$ @( j. a7 e8 d6 n8 W
*-----------------------------------------------------------------------------
4 P, w8 _- H; ^0 Q' v+ |) ^
* HSE Frequency(Hz) | 25000000* v2 Y/ v! m T" ?. o
*-----------------------------------------------------------------------------8 B- P- T( y. H8 B4 _( T
* PLL_M | 25% P: M9 p3 j" Z q
*-----------------------------------------------------------------------------
B; J% L d8 ~/ g
* PLL_N | 240
% l0 B9 b9 J. _8 {1 m4 e v6 W
*-----------------------------------------------------------------------------2 a9 @( N/ _% w0 c
* PLL_P | 2
! @0 T8 y# v; y; c6 ^
*-----------------------------------------------------------------------------; Q& ]% ^! ^% F; W6 y6 Z" ]+ W
* PLL_Q | 5; }. z: @' @5 u7 c. K# }
*-----------------------------------------------------------------------------
9 Q- s% H+ |5 A8 Z8 f
* PLLI2S_N | NA3 i1 s2 [/ b; F+ s% r/ L
*-----------------------------------------------------------------------------
) a7 Q: {& G, b( B7 K; h2 @
* PLLI2S_R | NA
7 {, ?- ?* v! Z, ?
*-----------------------------------------------------------------------------
{+ o1 F7 D5 G
* I2S input clock | NA- I+ n& M3 X. y: p- D5 a
*-----------------------------------------------------------------------------* B+ W/ |4 O/ T1 r8 u8 U! [( @
* VDD(V) | 3.3& g* d9 B. y+ Q5 r7 ^4 {6 \
*-----------------------------------------------------------------------------9 q# P- o' \2 A; H8 @
* Flash Latency(WS) | 3
4 r! o' m/ r* Y- K' E4 I9 \
*-----------------------------------------------------------------------------& } |" t1 `2 T% L
* Prefetch Buffer | ON7 T* T W6 i( b$ D! _% J
*-----------------------------------------------------------------------------+ y8 N. w1 n9 K3 [* ~3 r( D
* Instruction cache | ON* ]% L% I* Z8 w
*------------------------------------------------------------------------------ U: W7 y! T0 l. I2 {8 Y# ^
* Data cache | ON
! C |$ v; ]/ I& j
*-----------------------------------------------------------------------------8 v" N6 x8 J9 p: |. S) d& j" f
* Require 48MHz for USB OTG FS, | Enabled1 y! D- |7 a% {8 ]* Q5 p* C
* SDIO and RNG clock |0 k+ x' t. d$ e( e n/ v& x
*-----------------------------------------------------------------------------
$ S, K1 M& _2 Z9 S
*=============================================================================' c5 }9 t/ C: o( |
******************************************************************************

复制代码

在文件开始定义的有系统时钟频率的全局变量SystemCoreClock，其他地方需要时钟频率，可以直接使用该变量。

uint32_t SystemCoreClock = 120000000;

复制代码

时钟配置从SystemInit函数执行，调用SystemInit的在汇编文件中startup_stm32f2xx.s（Keil编译环境）。

IMPORT __main% S( p) ]9 x* h3 z2 E( W% Y1 x% b
LDR R0, =SystemInit( a& h% ?* w, G0 a3 I+ s, _4 ` }2 v
BLX R0
! m. j9 F2 p$ A M
LDR R0, =__main* n6 R9 K* _+ k# O3 C
BX R0
; D" P* n. R- Q8 b$ x
ENDP

复制代码

在这里说明一下文档版本的问题：

▲STM32F20X_User_manual的V7版和V8版对比图

上述两图的区别是系统最大时钟从120MHZ变成了168MHZ，我的理解是同样是STM32F20X，ST由于技术进步或其他，使得新版STM32F207芯片超频支持168MHZ。

下面我们主要分析SystemCoreClock的120M时钟怎么从一个外部25MHZ的HSE得到的。

我们要从25MHZ的外部时钟得到120M的系统时钟，需要上图中标注的重要4点：

1、使能HSE

2、选择HSE作为主PLL的输入时钟

3、主PLL倍频后得到120MHZ时钟

4、系统时钟选择主PLL时钟输出作为系统时钟

我们找到对应的代码

1、使能HSE

/* Enable HSE */: U4 s& c" r* l2 F$ G/ i
RCC->CR |= ((uint32_t)RCC_CR_HSEON);

复制代码

在RCC_CR寄存器(RCCclock control register RCC时钟控制器)中，有打开HSE的控制位

2、选择HSE作为主PLL的输入时钟

/* Configure the main PLL */! S9 P, P4 W% O+ y
RCC->PLLCFGR = PLL_M | (PLL_N << 6) | (((PLL_P >> 1) -1) << 16) |
" Z* B6 ~9 I/ y$ B9 h' Q2 t3 g0 n
(RCC_PLLCFGR_PLLSRC_HSE) | (PLL_Q << 24);

复制代码

RCC_PLLCFGR_PLLSRC_HSE就是配置HSE作为主PLL的输入时钟

3、主PLL倍频后得到120MHZ时钟

/* Configure the main PLL */
% N# h) h4 U9 |1 t
RCC->PLLCFGR = PLL_M | (PLL_N << 6) | (((PLL_P >> 1) -1) << 16) |+ p6 p% e! V4 [8 e4 l4 ]7 E
(RCC_PLLCFGR_PLLSRC_HSE) | (PLL_Q << 24);

复制代码

4、配置主PLL作为系统时钟的输入时钟

/* Select the main PLL as system clock source */1 s! h; D0 s; ]
RCC->CFGR &= (uint32_t)((uint32_t)~(RCC_CFGR_SW));
3 O% R/ p6 ^$ n Y
RCC->CFGR |= RCC_CFGR_SW_PL

复制代码

对于主PLL的配置寄存器，在RCC_PLLCFGR寄存器中有说明

整理后得知f(out)=f(in)* N / M / P

/* PLL_VCO = (HSE_VALUE or HSI_VALUE / PLL_M) * PLL_N */
! |, Q* B: ^, J' h
#define PLL_M 25
+ @$ |( O% U/ q' @/ a
#define PLL_N 240
% p" H- Q7 v0 B+ S4 [- s6 S
/* SYSCLK = PLL_VCO / PLL_P */
! |3 ?( _6 a* L- e5 t8 Z
#define PLL_P 2

复制代码

这样就获得了120M时钟

注意：

PLL_M大于等于2且小于等于63

PLL_N大于等于64且小于等于432

PLL_P只能是2、4、6、或8

但2对应0，4对应1，6对应2，8对应3。

ST并没有使用if或case语句判断，因为对应的数据除以2减去1就是寄存器这两位的值，所以可以按照下面这样写，这种写法值得我们学习。

(((PLL_P >> 1) -1) << 16)
其他外设的时钟配置时

/* HCLK = SYSCLK / 1*/
; f- k' R @; h2 O
RCC->CFGR |= RCC_CFGR_HPRE_DIV1;
* c$ ^8 f6 b+ }$ P* E- g$ b
/* PCLK2 = HCLK / 2*/ g; x6 B4 t2 \- f' F% a
RCC->CFGR |= RCC_CFGR_PPRE2_DIV2;2 y/ s7 k: }1 @8 z) k+ O0 B
/* PCLK1 = HCLK / 4*/
7 U( J$ u0 T, n% d% ^2 z" u
RCC->CFGR |= RCC_CFGR_PPRE1_DIV4;

复制代码

. m) ]' i% Z$ y03、备注
时钟中断

可以配置外部晶振出错时的中断，还有RCC中断，因此我们可以在外部时钟出问题时，切换为内部时钟，不至于整个系统挂掉。具体见ST给的官方代码。

无源晶振不起振

没有程序，无源晶振是不起振的，需要配置RCC时钟控制寄存器的HSEON位打开或关闭HSE振荡器。具体可以看之前的文章《晶振原理解析》。

关于APB和PCLK
/ K% @3 w* y; p2 s$ c$ D8 R8 B: t
F207是时钟图没有显示PCLK1和PCLK2，应该就是APB1和APB2

应该指的是一个PCLK应该是PeripheralClock的简称，看F105手册