板子使用的是25M无源晶振，下文将介绍STM32F207的时钟系统如何将25M晶振时钟转换为120M系统主频时钟的。
# o2 n$ C% M7 u+ [! y# B0 ~
01、时钟系统介绍
$ L6 u. P" e. j& |' ~3 B- p

3 z. T2 [, m; @: r8 Z                                                                    ▲时钟系统专业名词缩写
+ K8 Z5 U0 \! ?+ s, e2 ]
+ A4 v- }3 v$ d. H0 x时钟系统关键组成部分

' Q4 S; z4 u) q9 f# L01 内部高速时钟(HSI)

" m1 z, s3 q$ B, i* B0 j% T* n) s2 iHSI时钟信号可以通过内部16MHZ的RC振荡器产生，可以直接用于系统时钟或者用于PLL输入。

HSI的RC振荡器的优势是：在最小成本(没有外部器件)情况下提供一个时钟源。它的启动速度要比HSE晶体振荡器更快，但是即使校准频率后，它的精度仍然小于外部晶体振荡器或陶瓷谐振器。

% ~( b6 ]# {4 O* R, c7 c6 P02 外部高速时钟(HSE)

外部高速时钟信息(HSE)可以通过两个时钟源产生：

8 j6 A8 ?- l4 w5 s  [0 ?# j) S① 外部晶体/陶瓷谐振器

② 外部用户时钟
- b* g- n  Q# q6 B

/ A6 F& Y" U- O, S9 g▲两种时钟源接入示意图

  `) a: Y4 w; D9 ~+ \
; k4 K( `& U' E8 b& y$ @03 主锁相环时钟(PLL)

STM32F2xx具有两个PLL
1 o9 q( a" i4 m. e' `, B( n& K
① 主要的PLL通过HSE或HSI提供时钟，并且有两个输出时钟；

5 z7 b6 p1 J+ l) d② 专用的PLL(PLLI2S)被用于产生一个精确的时钟去实现高质量音频效果在I2S接口；

; v& ?; y8 B  P& [2 c, y8 Q$ B

  T2 x6 x# X4 X' w! l  _# p$ D
- W! D( g, D5 d9 W( E
HSE/M*N/P得到PLL时钟

5 u! B+ N1 ?; I5 }+ u6 B5 \! d3 G关于PLL锁相环说明
* r0 X2 ?. p( \! V# l$ s. v, e

! q# J. ~9 ^" [* Y- B. L& b% s从1处输入，3处输出是1的N倍。
8 ?" i: s! b5 l3 I: P8 G2 o
3处除以N又作为输入，当1和2的频率一样，就锁定了。(之所以图上是xN,因为从2看向3的)


) V; S6 V) ?; m4 R$ ^
04 低速外部时钟(LSE)
+ M9 S7 k' B2 S1 Q5 N2 s4 G+ c7 T
  N$ d. n* N/ Y3 \1 N: J  _LSE是一个32.768KHZ低速外部晶振或陶瓷谐振器。
. ]& u* @; F; Z. l: f
8 n- u% h: [1 }' y5 X它的优点：提供低速但是高精度时钟给RTC外设，为时钟/日历或其他时间应用。
6 K4 n- c! `" }, n# a
% O$ n8 e; r" P/ a5 ]* P9 X
05低速内部时钟(LSI)

* |* N: Y" L. X5 q( ]: m9 V, ZLSI RC作为一个低速时钟源，它可以运行在停止和待机模式中给独立看门狗(IWDG)和自动唤醒(AWU)。它的时钟频率在32MHZ左右。
6 W; s  ], i9 [6 z/ \# `2 P4 ~
! h0 B5 {' Y9 z3 T02、代码分析
& n6 o! ~: D  a时钟初始化代码在system_stm32f2xx.c文件中，大部分时候我们不需要修改时钟代码的，各个总线的频率我们可以在文件头看到。
/ [# w4 x* L) P% O9 y8 h- F

1. =============================================================================
   6 b: O. g  Z7 a: a- }+ _
2.   *=============================================================================
   
3.   *        Supported STM32F2xx device revision    | Rev B and Y
   
4.   *-----------------------------------------------------------------------------
   ( z0 x, j' {) p4 E
5.   *        System Clock source                    | PLL (HSE)
   
6.   *-----------------------------------------------------------------------------
   ) [. A6 M1 g- \1 Y) h
7.   *        SYSCLK(Hz)                             | 120000000
   
8.   *-----------------------------------------------------------------------------
   
9.   *        HCLK(Hz)                               | 120000000
   / z* u& h- e6 z4 }+ _. o' x
10.   *-----------------------------------------------------------------------------
    % x$ T3 }* T0 d1 I( x+ q+ b0 G
11.   *        AHB Prescaler                          | 1
    & R. |" K  N8 o
12.   *-----------------------------------------------------------------------------
    
13.   *        APB1 Prescaler                         | 4
    
14.   *-----------------------------------------------------------------------------
    
15.   *        APB2 Prescaler                         | 2
    
16.   *-----------------------------------------------------------------------------
    ! \( e3 y7 I6 q) B3 e
17.   *        HSE Frequency(Hz)                      | 25000000
    - ?4 K% g8 [  Y, c  d- k
18.   *-----------------------------------------------------------------------------
    
19.   *        PLL_M                                  | 25
    $ O8 u- v- {. m) `4 R
20.   *-----------------------------------------------------------------------------
    : c) H% Z. y) _& y% q. H. B
21.   *        PLL_N                                  | 240
    7 M7 n- T) H# C; \/ i$ b! E
22.   *-----------------------------------------------------------------------------
    0 L* H7 T) ~7 s- e% C
23.   *        PLL_P                                  | 2
    ' T  Y& V  v2 f2 Z1 [0 C* Y$ l- O
24.   *-----------------------------------------------------------------------------
    6 |7 K/ I% h, _
25.   *        PLL_Q                                  | 5
    
26.   *-----------------------------------------------------------------------------
    0 Y* _9 k) k$ y$ @8 o5 L
27.   *        PLLI2S_N                               | NA
    
28.   *-----------------------------------------------------------------------------
    ' S9 k" |3 \4 a" k. Z
29.   *        PLLI2S_R                               | NA
    ' f2 H8 n3 d& Q2 U9 p, K1 J
30.   *-----------------------------------------------------------------------------
    
31.   *        I2S input clock                        | NA
    
32.   *-----------------------------------------------------------------------------
    
33.   *        VDD(V)                                 | 3.3
    . j; l4 p" l1 ~. F4 n& v" f1 Q
34.   *-----------------------------------------------------------------------------
    
35.   *        Flash Latency(WS)                      | 3
    : N7 Z0 ?" G1 D5 \( c
36.   *-----------------------------------------------------------------------------
    % U  `0 o& [1 J& O7 g' g+ R9 i
37.   *        Prefetch Buffer                        | ON
    ; X1 s+ P0 C1 ~; ?8 M" u( t
38.   *-----------------------------------------------------------------------------
    4 L5 _; _: M9 ?7 `$ Y" k! o( R
39.   *        Instruction cache                      | ON
    
40.   *-----------------------------------------------------------------------------
    
41.   *        Data cache                             | ON
    3 L$ N) D& V, B4 a/ g: Q7 c7 m' w
42.   *-----------------------------------------------------------------------------
    * t- _( t9 E9 B- y. r
43.   *        Require 48MHz for USB OTG FS,          | Enabled
    
44.   *        SDIO and RNG clock                     |
    $ k8 v& o% q! O
45.   *-----------------------------------------------------------------------------
    
46.   *=============================================================================
      Y2 B! M% u, b9 V, r* q
47.   ******************************************************************************

复制代码

在文件开始定义的有系统时钟频率的全局变量SystemCoreClock，其他地方需要时钟频率，可以直接使用该变量。

1. uint32_t SystemCoreClock = 120000000;

复制代码

时钟配置从SystemInit函数执行，调用SystemInit的在汇编文件中startup_stm32f2xx.s（Keil编译环境）。
5 ], ?" e2 f( n3 J& \" o* |5 R

1. IMPORT  __main
   
2.     LDR     R0, =SystemInit
   
3.     BLX     R0
   % X% W2 y( {# T9 s5 Q
4.     LDR     R0, =__main
   8 ^7 p: F+ R  y3 ~
5.     BX      R0
   & T6 n3 R' E2 P( v. x, i  x* m" J
6.     ENDP

复制代码

在这里说明一下文档版本的问题：
/ G1 w' B& O. X9 Z5 G  }, G1 u

& d. q7 g* n3 f  e
▲STM32F20X_User_manual的V7版和V8版对比图

上述两图的区别是系统最大时钟从120MHZ变成了168MHZ，我的理解是同样是STM32F20X，ST由于技术进步或其他，使得新版STM32F207芯片超频支持168MHZ。

, D  x# m9 c" @/ @/ O- v下面我们主要分析SystemCoreClock的120M时钟怎么从一个外部25MHZ的HSE得到的。
; z; R5 V4 b2 G8 q

/ V: W$ ^8 k2 t+ x0 |) \; V
我们要从25MHZ的外部时钟得到120M的系统时钟，需要上图中标注的重要4点：
0 f/ |1 n& E* \. D
1、使能HSE
7 \* a/ N0 g1 C# @
2、选择HSE作为主PLL的输入时钟

3、主PLL倍频后得到120MHZ时钟
, P, j+ q4 _5 k4 b( Z- ^
8 H5 O: k$ D4 W6 ]4 D4、系统时钟选择主PLL时钟输出作为系统时钟

我们找到对应的代码
" a2 u. ^8 P. \/ s% ?
  1、使能HSE

1. /* Enable HSE */
   
2. RCC->CR |= ((uint32_t)RCC_CR_HSEON);

复制代码

7 o' m9 M# x* G: D在RCC_CR寄存器(RCCclock control register RCC时钟控制器)中，有打开HSE的控制位

& C9 L1 L1 X: W+ ~! t+ e/ O& u
2、选择HSE作为主PLL的输入时钟

1. /* Configure the main PLL */
   % A8 r; s  _8 G" G% f$ q$ @1 O
2. RCC->PLLCFGR = PLL_M | (PLL_N << 6) | (((PLL_P >> 1) -1) << 16) |
   
3.                    (RCC_PLLCFGR_PLLSRC_HSE) | (PLL_Q << 24);

复制代码

! F/ q: d  G  j  D/ `0 mRCC_PLLCFGR_PLLSRC_HSE就是配置HSE作为主PLL的输入时钟

  3、主PLL倍频后得到120MHZ时钟

1. /* Configure the main PLL */
   , g& j" N" k, ]1 \% h, z
2. RCC->PLLCFGR = PLL_M | (PLL_N << 6) | (((PLL_P >> 1) -1) << 16) |
   9 F$ H8 b- x6 E- R& E( J6 }) L3 s3 e- e
3.                    (RCC_PLLCFGR_PLLSRC_HSE) | (PLL_Q << 24);

复制代码

4、配置主PLL作为系统时钟的输入时钟

1. /* Select the main PLL as system clock source */
   ! g& T  W" c3 R$ U! g
2. RCC->CFGR &= (uint32_t)((uint32_t)~(RCC_CFGR_SW));
   
3. RCC->CFGR |= RCC_CFGR_SW_PL

复制代码

对于主PLL的配置寄存器，在RCC_PLLCFGR寄存器中有说明
3 B  @- s! |6 e2 b* w

- n2 m/ [7 _& G* M9 f" X$ r2 t1 i
整理后得知f(out)=f(in)* N / M / P

1. /* PLL_VCO = (HSE_VALUE or HSI_VALUE / PLL_M) * PLL_N */
   * N( U" k, U* a7 X
2. #define PLL_M      25
   
3. #define PLL_N      240
   ' C$ J$ S2 B) M& x8 j; k" V+ C
4. /* SYSCLK = PLL_VCO / PLL_P */
   9 S: D) v# k4 a. I6 i8 L% r/ m+ q- {% M
5. #define PLL_P      2

复制代码

6 q. [! u: k. y( G/ S这样就获得了120M时钟

注意：

- t1 }* k! J3 S" J4 `. g' G! }

8 P. u# c- A2 j. @0 [# S, h! w/ XPLL_M大于等于2且小于等于63

- u9 ^5 P; [  D% A6 I7 N, v7 X

' e1 `$ K8 f2 O( V% }PLL_N大于等于64且小于等于432
# Z* p3 ^( ^( M) ~

+ B# e+ Q& N. N% m- NPLL_P只能是2、4、6、或8

. [% K) }1 J' y2 K9 A* T6 A但2对应0，4对应1，6对应2，8对应3。
6 V( `9 {( I" P
3 \% t* d" O7 J2 oST并没有使用if或case语句判断，因为对应的数据除以2减去1就是寄存器这两位的值，所以可以按照下面这样写，这种写法值得我们学习。
, {7 T) R9 k' l  ~- }* B
(((PLL_P >> 1) -1) << 16)
2 p9 H9 o" A$ [9 Y其他外设的时钟配置时

1. /* HCLK = SYSCLK / 1*/
   
2. RCC->CFGR |= RCC_CFGR_HPRE_DIV1;
   * Q, {' ^+ K) M9 \# X! @
3. /* PCLK2 = HCLK / 2*/
   5 B% I9 h1 @0 {0 U; N. r1 \) R7 E
4. RCC->CFGR |= RCC_CFGR_PPRE2_DIV2;
   
5. /* PCLK1 = HCLK / 4*/
   ) X3 z0 d8 B: M0 v) ?3 }
6. RCC->CFGR |= RCC_CFGR_PPRE1_DIV4;

复制代码

& `  F0 S" d$ K- e! I6 S# Z03、备 注
5 w9 a  ^( s1 h: V8 ^时钟中断
$ W7 p6 `, z- v" ]9 ?* t

可以配置外部晶振出错时的中断，还有RCC中断，因此我们可以在外部时钟出问题时，切换为内部时钟，不至于整个系统挂掉。具体见ST给的官方代码。

无源晶振不起振

$ A: R4 y) K9 o+ K/ u* |/ N  I7 c没有程序，无源晶振是不起振的，需要配置RCC时钟控制寄存器的HSEON位打开或关闭HSE振荡器。具体可以看之前的文章《晶振原理解析》。

关于APB和PCLK

8 J- @# A6 V( u$ CF207是时钟图没有显示PCLK1和PCLK2，应该就是APB1和APB2

应该指的是一个PCLK应该是PeripheralClock的简称，看F105手册
; D1 v" Z0 b7 A  G+ w

, C6 S7 d$ a1 m& X1 |% e' U
, X, t3 d: O/ q4 `  |# j

& v7 i, P5 h7 }" T0 Y8 ^
7 G' j5 y( r( s5 _! C9 U$ P8 {
, e6 G0 M4 r' M% ~
, ]. b/ u5 O3 E- t$ g
" n4 u" y7 L5 I: R- Y* u; n