板子使用的是25M无源晶振，下文将介绍STM32F207的时钟系统如何将25M晶振时钟转换为120M系统主频时钟的。
  E4 ?8 B& c3 g% S: b0 J
! c6 v# m- m) S# p01、时钟系统介绍

8 Y, _$ `' F( d+ Y

                                                                    ▲时钟系统专业名词缩写
) E: ]0 d6 h3 t( O
时钟系统关键组成部分

7 F: x# E: y  ^9 @& d2 E01 内部高速时钟(HSI)
/ q: H; C4 |$ B$ h9 k7 h. l
2 n/ b! n) X( R, G" VHSI时钟信号可以通过内部16MHZ的RC振荡器产生，可以直接用于系统时钟或者用于PLL输入。

HSI的RC振荡器的优势是：在最小成本(没有外部器件)情况下提供一个时钟源。它的启动速度要比HSE晶体振荡器更快，但是即使校准频率后，它的精度仍然小于外部晶体振荡器或陶瓷谐振器。
& m1 F6 p# j8 t# O8 C
02 外部高速时钟(HSE)
; d: D+ G2 R* G: a1 u, a6 f2 Y, l: v
# i6 ?- o: ~& ^. B. T外部高速时钟信息(HSE)可以通过两个时钟源产生：

① 外部晶体/陶瓷谐振器

1 \8 F- g! J  `+ R! K" O② 外部用户时钟

. f& V4 H' j7 E$ ^. Q0 f

7 c5 b2 T; {  H0 f" z3 A▲两种时钟源接入示意图

- _) O- e! b; J: x- T- W& S
03 主锁相环时钟(PLL)

6 |  h' n! l3 {" {# }; c  {STM32F2xx具有两个PLL
' I# v' S) \3 n  `4 y% {0 ~( S% ~. @% f
① 主要的PLL通过HSE或HSI提供时钟，并且有两个输出时钟；
5 l+ }4 c5 z* \  {8 \
② 专用的PLL(PLLI2S)被用于产生一个精确的时钟去实现高质量音频效果在I2S接口；
/ Y' \8 D3 p+ ^! j
4 i7 C3 f% v$ A! {, m

( J2 m' u( k" t( ~
, }, k' d6 }8 ~; E* k  I$ j) I
HSE/M*N/P得到PLL时钟
" i+ Z$ C! _9 l6 ^2 ?0 a% z* C
# ]5 |2 n1 W+ c关于PLL锁相环说明
( `' y9 v4 [* e& S7 u
1 J1 V" U  M/ ]( u

7 m2 I* G: ^' I3 M6 Q% y$ S
% j" P# `' W0 B# y/ R
从1处输入，3处输出是1的N倍。

3处除以N又作为输入，当1和2的频率一样，就锁定了。(之所以图上是xN,因为从2看向3的)
7 q+ U0 B, m6 L0 D, l


04 低速外部时钟(LSE)
! A" L5 B  H! N2 a# _  w- V/ q) ?' h
+ }8 u# F8 N3 w' K* ]+ oLSE是一个32.768KHZ低速外部晶振或陶瓷谐振器。

它的优点：提供低速但是高精度时钟给RTC外设，为时钟/日历或其他时间应用。
7 L% D% x, Y' Z9 E
+ L  C8 H3 Z- f" l# H
05低速内部时钟(LSI)

LSI RC作为一个低速时钟源，它可以运行在停止和待机模式中给独立看门狗(IWDG)和自动唤醒(AWU)。它的时钟频率在32MHZ左右。
6 G* {6 V; }- D7 E& j5 }
9 X) L0 r. [3 Q, A0 o& t02、代码分析
时钟初始化代码在system_stm32f2xx.c文件中，大部分时候我们不需要修改时钟代码的，各个总线的频率我们可以在文件头看到。

# P  B" Q' z2 ]! u7 w, B

1. =============================================================================
   4 X$ m4 s( {& U  D  Y& H0 b
2.   *=============================================================================
   ' C( ?2 B# @2 t. w. n! p, R
3.   *        Supported STM32F2xx device revision    | Rev B and Y
   
4.   *-----------------------------------------------------------------------------
   
5.   *        System Clock source                    | PLL (HSE)
   ! n7 _& w" c- c) e/ j. L3 {
6.   *-----------------------------------------------------------------------------
   
7.   *        SYSCLK(Hz)                             | 120000000
   * \  C8 p6 V5 ?
8.   *-----------------------------------------------------------------------------
   
9.   *        HCLK(Hz)                               | 120000000
   
10.   *-----------------------------------------------------------------------------
    ! X* P( p, [- b* c! y$ V
11.   *        AHB Prescaler                          | 1
    2 C7 H5 s: p+ V- j' \' a. @
12.   *-----------------------------------------------------------------------------
    
13.   *        APB1 Prescaler                         | 4
    0 P$ ~7 v1 t5 P+ x2 J
14.   *-----------------------------------------------------------------------------
    
15.   *        APB2 Prescaler                         | 2
    
16.   *-----------------------------------------------------------------------------
    
17.   *        HSE Frequency(Hz)                      | 25000000
    ' g) Q6 \5 z+ T. K: L% `% G
18.   *-----------------------------------------------------------------------------
    + o( _+ J1 A/ N5 k# \: \0 `
19.   *        PLL_M                                  | 25
    
20.   *-----------------------------------------------------------------------------
    6 w& W. z( v% v6 S) g+ h
21.   *        PLL_N                                  | 240
    / P# y2 u+ r9 X5 |
22.   *-----------------------------------------------------------------------------
    
23.   *        PLL_P                                  | 2
    # e$ O- \& V+ D8 R: G# \% s0 ?* O
24.   *-----------------------------------------------------------------------------
    
25.   *        PLL_Q                                  | 5
    ; O# F! s- |( T; i7 [  z
26.   *-----------------------------------------------------------------------------
    
27.   *        PLLI2S_N                               | NA
    ) p5 q  R+ J* g/ G9 R- c( @3 ^: B
28.   *-----------------------------------------------------------------------------
    % O& k* }4 e& a! c+ K& q
29.   *        PLLI2S_R                               | NA
    7 A) h: @+ q  r* u
30.   *-----------------------------------------------------------------------------
    
31.   *        I2S input clock                        | NA
    2 _( {/ j; \$ n0 C# L( N
32.   *-----------------------------------------------------------------------------
    ) O( U+ [# b# }. q7 p! W5 s7 `, v+ M
33.   *        VDD(V)                                 | 3.3
    - c, F  F1 `8 l* V( t& ^- M4 Y) e
34.   *-----------------------------------------------------------------------------
    
35.   *        Flash Latency(WS)                      | 3
    6 K% w9 V$ h6 \+ |3 d
36.   *-----------------------------------------------------------------------------
    , f. y0 U% E) z4 J
37.   *        Prefetch Buffer                        | ON
    5 w% R, F8 w+ g' T8 g$ I  E
38.   *-----------------------------------------------------------------------------
    
39.   *        Instruction cache                      | ON
    
40.   *-----------------------------------------------------------------------------
    . Z8 |3 S" }5 B5 h' J7 a
41.   *        Data cache                             | ON
    
42.   *-----------------------------------------------------------------------------
    
43.   *        Require 48MHz for USB OTG FS,          | Enabled
    4 A8 L" N' b/ G6 L9 m
44.   *        SDIO and RNG clock                     |
    # D4 g% f0 n  e# f3 ~: e. q
45.   *-----------------------------------------------------------------------------
    
46.   *=============================================================================
    , L$ e' [2 o0 Q* a0 ^. t4 [  s0 j
47.   ******************************************************************************

复制代码

在文件开始定义的有系统时钟频率的全局变量SystemCoreClock，其他地方需要时钟频率，可以直接使用该变量。
4 j7 r& u! Y& p, Q* N

1. uint32_t SystemCoreClock = 120000000;

复制代码

1 ^8 y' h- r% p* R, e时钟配置从SystemInit函数执行，调用SystemInit的在汇编文件中startup_stm32f2xx.s（Keil编译环境）。
8 c6 ]- W1 S2 T& h
: f8 v0 D6 |$ ]

1. IMPORT  __main
   
2.     LDR     R0, =SystemInit
   
3.     BLX     R0
   
4.     LDR     R0, =__main
   
5.     BX      R0
   
6.     ENDP

复制代码

在这里说明一下文档版本的问题：
; S' [6 Y2 z' E' `* Q5 R
0 d. c* \/ B2 [# \/ W

  v2 ~! y; Q& {9 z" H- b
▲STM32F20X_User_manual的V7版和V8版对比图

上述两图的区别是系统最大时钟从120MHZ变成了168MHZ，我的理解是同样是STM32F20X，ST由于技术进步或其他，使得新版STM32F207芯片超频支持168MHZ。

下面我们主要分析SystemCoreClock的120M时钟怎么从一个外部25MHZ的HSE得到的。

! y- e- T: b' B$ s

1 _: e- e' Y2 F( @( Z. o" Y* D, P我们要从25MHZ的外部时钟得到120M的系统时钟，需要上图中标注的重要4点：
3 x6 |" i/ r4 ~  S6 B( W
1、使能HSE
* o: e; }) q. ?7 j$ ~' ^
* s, W# U$ q* N" d! C2、选择HSE作为主PLL的输入时钟
- x* Z6 G+ W+ L) K0 H
3、主PLL倍频后得到120MHZ时钟
1 R0 k; x& C$ {. O  {8 y
4 K$ o; Y, {: V3 O. p" y' N' f% F4、系统时钟选择主PLL时钟输出作为系统时钟

我们找到对应的代码
: L8 g& s# M3 P4 N; M$ B" Y
  1、使能HSE

1. /* Enable HSE */
   
2. RCC->CR |= ((uint32_t)RCC_CR_HSEON);

复制代码

在RCC_CR寄存器(RCCclock control register RCC时钟控制器)中，有打开HSE的控制位

$ k3 m1 z5 _8 `3 n) _
3 u, v5 }$ z; i1 n2、选择HSE作为主PLL的输入时钟
0 [: h2 _5 }' e4 n9 O) j2 h

1. /* Configure the main PLL */
   
2. RCC->PLLCFGR = PLL_M | (PLL_N << 6) | (((PLL_P >> 1) -1) << 16) |
   
3.                    (RCC_PLLCFGR_PLLSRC_HSE) | (PLL_Q << 24);

复制代码

RCC_PLLCFGR_PLLSRC_HSE就是配置HSE作为主PLL的输入时钟
. s# e  n0 v0 h* W( d; ~9 M
/ ?! j  Z3 L8 G, w9 Y# s  3、主PLL倍频后得到120MHZ时钟

1. /* Configure the main PLL */
   5 W* M3 k% k; A" O; m9 z
2. RCC->PLLCFGR = PLL_M | (PLL_N << 6) | (((PLL_P >> 1) -1) << 16) |
   
3.                    (RCC_PLLCFGR_PLLSRC_HSE) | (PLL_Q << 24);

复制代码

8 H+ `! \9 P) [! b4、配置主PLL作为系统时钟的输入时钟

1. /* Select the main PLL as system clock source */
   
2. RCC->CFGR &= (uint32_t)((uint32_t)~(RCC_CFGR_SW));
   
3. RCC->CFGR |= RCC_CFGR_SW_PL

复制代码

对于主PLL的配置寄存器，在RCC_PLLCFGR寄存器中有说明

整理后得知f(out)=f(in)* N / M / P
; s3 _) }1 ^2 i- w) i

1. /* PLL_VCO = (HSE_VALUE or HSI_VALUE / PLL_M) * PLL_N */
   
2. #define PLL_M      25
   
3. #define PLL_N      240
   & w3 ?7 p: {# O
4. /* SYSCLK = PLL_VCO / PLL_P */
   & W' r; P  p1 m
5. #define PLL_P      2

复制代码

这样就获得了120M时钟
6 W" Z8 m6 \( t" N
) H# A6 L6 _+ l注意：
; V( c5 X6 z1 H# K% [% w
8 X( o' b. w* L' H7 N8 X8 u

$ n; O& {( `9 B/ Y' U$ i& ~2 D3 h$ k
PLL_M大于等于2且小于等于63

PLL_N大于等于64且小于等于432
8 V( s+ L! [  U# R% |1 k2 X6 a
2 j. }2 q$ p) m- ]

. A4 g/ Y( C. w$ ^3 E* q8 ]9 {PLL_P只能是2、4、6、或8

; A+ r% F$ `) o* Y但2对应0，4对应1，6对应2，8对应3。

ST并没有使用if或case语句判断，因为对应的数据除以2减去1就是寄存器这两位的值，所以可以按照下面这样写，这种写法值得我们学习。
" p" o. B/ `4 u7 u
(((PLL_P >> 1) -1) << 16)
其他外设的时钟配置时
4 O9 M, ~; K  ~6 ?% l2 `" r5 i" G; r

1. /* HCLK = SYSCLK / 1*/
   ! Z. g- o8 h$ A! G
2. RCC->CFGR |= RCC_CFGR_HPRE_DIV1;
   % s; Q% Y* q4 n+ `
3. /* PCLK2 = HCLK / 2*/
   
4. RCC->CFGR |= RCC_CFGR_PPRE2_DIV2;
   
5. /* PCLK1 = HCLK / 4*/
   # W. I! h9 l/ N5 {5 b2 o
6. RCC->CFGR |= RCC_CFGR_PPRE1_DIV4;

复制代码

/ k3 n9 l$ ^/ k: t; `03、备 注
时钟中断

可以配置外部晶振出错时的中断，还有RCC中断，因此我们可以在外部时钟出问题时，切换为内部时钟，不至于整个系统挂掉。具体见ST给的官方代码。

1 M- O2 w: z5 _& D 无源晶振不起振

没有程序，无源晶振是不起振的，需要配置RCC时钟控制寄存器的HSEON位打开或关闭HSE振荡器。具体可以看之前的文章《晶振原理解析》。
/ {2 r% ~, C' m) o1 f. w- J( _
/ K3 ]7 w. Q$ q: e) U, V+ f 关于APB和PCLK

) F& a: @) b) O" wF207是时钟图没有显示PCLK1和PCLK2，应该就是APB1和APB2
4 F; [, v: |, [( r& f. j* C
) S" i6 }2 S5 H+ {应该指的是一个PCLK应该是PeripheralClock的简称，看F105手册

! P8 S3 y% K( N4 ~

5 H% F/ V* a  q& [/ J( _  @9 i



5 J7 e  G( j5 f  E8 }, S2 x# p; w& B) O
; X! V& |% S. c9 {

& @6 S5 G/ N$ K: @% _  m$ X