板子使用的是25M无源晶振，下文将介绍STM32F207的时钟系统如何将25M晶振时钟转换为120M系统主频时钟的。
6 W  f0 R' u- J* w# ^9 X
01、时钟系统介绍

' u9 I' Q6 ]8 F% a( Y

8 ?7 f( g1 W9 M, Z                                                                    ▲时钟系统专业名词缩写
% k8 q/ C( k6 d4 }: n7 H
2 X5 c1 t+ d1 W  c时钟系统关键组成部分
: m4 N$ R0 s$ z; `
( O0 M+ t7 g) {4 |  h) Y' Y01 内部高速时钟(HSI)

- R6 f; @8 a. `& @9 u4 p. PHSI时钟信号可以通过内部16MHZ的RC振荡器产生，可以直接用于系统时钟或者用于PLL输入。
: p0 P2 n- K3 q8 v" Y1 j
. o) b) M2 i% W/ u4 gHSI的RC振荡器的优势是：在最小成本(没有外部器件)情况下提供一个时钟源。它的启动速度要比HSE晶体振荡器更快，但是即使校准频率后，它的精度仍然小于外部晶体振荡器或陶瓷谐振器。

+ ^, d% P! ~- Y02 外部高速时钟(HSE)
8 B# f1 t( D" D) j2 Y1 Q2 c
外部高速时钟信息(HSE)可以通过两个时钟源产生：
2 J0 ^! g! ~' R7 _
① 外部晶体/陶瓷谐振器

② 外部用户时钟

2 j( G/ w) O+ O; g

▲两种时钟源接入示意图
5 k$ S5 d  X( [& X$ U8 l
- |8 I9 U/ W; q1 G- o+ T% j6 m
/ J. W3 \& d' Q: A03 主锁相环时钟(PLL)

STM32F2xx具有两个PLL

① 主要的PLL通过HSE或HSI提供时钟，并且有两个输出时钟；

* c8 b" e8 p5 a, {7 f0 S" K7 x② 专用的PLL(PLLI2S)被用于产生一个精确的时钟去实现高质量音频效果在I2S接口；
. V7 c* j9 u; Y3 x" d7 v
: Z6 W+ D& v) q4 @5 c' Z4 t- a

& n) }8 V! b. Y4 P% h( V

HSE/M*N/P得到PLL时钟
% \' R3 w! v0 x, g( j& ]( i! F
关于PLL锁相环说明

* a  h0 y1 u: W. r- _- I  M

& x( d" ?. v7 f
从1处输入，3处输出是1的N倍。
, Y  M8 N& Z5 e9 n" @4 ]
  M5 b. V( r+ b( b& z7 D+ U$ j! R3处除以N又作为输入，当1和2的频率一样，就锁定了。(之所以图上是xN,因为从2看向3的)
& Y+ ^' x( U2 _( O, D5 ]' ?8 Y


04 低速外部时钟(LSE)
% f# e6 N  J' R) `8 p, A: X$ y. @
LSE是一个32.768KHZ低速外部晶振或陶瓷谐振器。

它的优点：提供低速但是高精度时钟给RTC外设，为时钟/日历或其他时间应用。

/ k- {# w* n- ?, w  ]
05低速内部时钟(LSI)
6 V7 {: \- _% _# S  h! Y
LSI RC作为一个低速时钟源，它可以运行在停止和待机模式中给独立看门狗(IWDG)和自动唤醒(AWU)。它的时钟频率在32MHZ左右。

- D' I: B5 U$ @; E# S) s02、代码分析
时钟初始化代码在system_stm32f2xx.c文件中，大部分时候我们不需要修改时钟代码的，各个总线的频率我们可以在文件头看到。

1. =============================================================================
   2 ^8 n" G: {7 T$ U7 P- j
2.   *=============================================================================
   5 u; ~. i: e. ], A% M9 c2 W9 }2 ~
3.   *        Supported STM32F2xx device revision    | Rev B and Y
   . c5 j; Y+ r& Z
4.   *-----------------------------------------------------------------------------
   
5.   *        System Clock source                    | PLL (HSE)
   # @6 ~3 ~. ]: o
6.   *-----------------------------------------------------------------------------
   " W- ^+ [# H% G
7.   *        SYSCLK(Hz)                             | 120000000
   & n% v) u$ O) V
8.   *-----------------------------------------------------------------------------
   0 Q; k, M/ G! J: s% C5 V7 Z
9.   *        HCLK(Hz)                               | 120000000
   
10.   *-----------------------------------------------------------------------------
    
11.   *        AHB Prescaler                          | 1
    
12.   *-----------------------------------------------------------------------------
    
13.   *        APB1 Prescaler                         | 4
    5 B' Z: `) t) j4 L+ ~
14.   *-----------------------------------------------------------------------------
    / `& }- i9 v: y: q7 I9 w6 n& }, ~# L
15.   *        APB2 Prescaler                         | 2
    2 q3 b. o$ z, [! c' m. @
16.   *-----------------------------------------------------------------------------
    % |0 G) ?  |, u3 V
17.   *        HSE Frequency(Hz)                      | 25000000
    2 k$ }1 C" c7 Y' P- D* A( |; G) E5 L
18.   *-----------------------------------------------------------------------------
    
19.   *        PLL_M                                  | 25
    
20.   *-----------------------------------------------------------------------------
    
21.   *        PLL_N                                  | 240
    
22.   *-----------------------------------------------------------------------------
    9 X& ~) c4 l5 @, t% j6 R# A& u) P
23.   *        PLL_P                                  | 2
    
24.   *-----------------------------------------------------------------------------
    # v& T) q0 R! o: U3 ]/ }8 i4 i- ]
25.   *        PLL_Q                                  | 5
    
26.   *-----------------------------------------------------------------------------
    
27.   *        PLLI2S_N                               | NA
    
28.   *-----------------------------------------------------------------------------
    " t4 v. ~1 d2 D3 E2 z. I) ]' E
29.   *        PLLI2S_R                               | NA
    
30.   *-----------------------------------------------------------------------------
    0 `5 I/ y: r, \8 q
31.   *        I2S input clock                        | NA
    
32.   *-----------------------------------------------------------------------------
    ( Q8 F6 l! w6 ?! ?
33.   *        VDD(V)                                 | 3.3
    / \( M- }7 B& V: o
34.   *-----------------------------------------------------------------------------
    2 @- [% B/ \. e8 q+ d
35.   *        Flash Latency(WS)                      | 3
      |, Z  r; N: H0 A$ f5 j
36.   *-----------------------------------------------------------------------------
    
37.   *        Prefetch Buffer                        | ON
    
38.   *-----------------------------------------------------------------------------
    
39.   *        Instruction cache                      | ON
    
40.   *-----------------------------------------------------------------------------
    
41.   *        Data cache                             | ON
    
42.   *-----------------------------------------------------------------------------
    ) K: Q0 R$ i# K2 C: B8 c
43.   *        Require 48MHz for USB OTG FS,          | Enabled
    
44.   *        SDIO and RNG clock                     |
    
45.   *-----------------------------------------------------------------------------
    
46.   *=============================================================================
    
47.   ******************************************************************************

复制代码

在文件开始定义的有系统时钟频率的全局变量SystemCoreClock，其他地方需要时钟频率，可以直接使用该变量。
+ t) O9 [9 }8 J7 r

1. uint32_t SystemCoreClock = 120000000;

复制代码

6 z# f% J+ k. [( T: `' S" W+ h9 Q时钟配置从SystemInit函数执行，调用SystemInit的在汇编文件中startup_stm32f2xx.s（Keil编译环境）。
, A* B7 r! A: [! L. ]+ R

1. IMPORT  __main
   
2.     LDR     R0, =SystemInit
   0 f* d9 J3 J& }, v& w
3.     BLX     R0
   
4.     LDR     R0, =__main
   1 i5 d4 r/ Q* |
5.     BX      R0
   
6.     ENDP

复制代码

在这里说明一下文档版本的问题：

/ J* d' N  c4 Z. m- ]1 r/ B5 n+ x▲STM32F20X_User_manual的V7版和V8版对比图

上述两图的区别是系统最大时钟从120MHZ变成了168MHZ，我的理解是同样是STM32F20X，ST由于技术进步或其他，使得新版STM32F207芯片超频支持168MHZ。
$ y" {. @, I( g' k
下面我们主要分析SystemCoreClock的120M时钟怎么从一个外部25MHZ的HSE得到的。

9 E- R/ |8 {2 D; ^; h
我们要从25MHZ的外部时钟得到120M的系统时钟，需要上图中标注的重要4点：
8 Y) q# _% |4 K, o
1、使能HSE
6 p3 Q( a5 [( l' j6 U3 v
2、选择HSE作为主PLL的输入时钟
0 g; j8 ^) h, a, G7 d# p
3、主PLL倍频后得到120MHZ时钟
3 r  @" B# R$ j' ~3 ^" `) c: _
4、系统时钟选择主PLL时钟输出作为系统时钟

我们找到对应的代码
! x2 s8 V7 A# A8 k' g) N4 S
5 ?: P- m6 ~$ E. E! w; S" m  1、使能HSE

1. /* Enable HSE */
   
2. RCC->CR |= ((uint32_t)RCC_CR_HSEON);

复制代码

' W+ d( C4 l1 M& w' Z在RCC_CR寄存器(RCCclock control register RCC时钟控制器)中，有打开HSE的控制位
! b- h% y7 s" X! q9 w

2、选择HSE作为主PLL的输入时钟

1. /* Configure the main PLL */
   
2. RCC->PLLCFGR = PLL_M | (PLL_N << 6) | (((PLL_P >> 1) -1) << 16) |
   / k8 d# M: B" x5 Y
3.                    (RCC_PLLCFGR_PLLSRC_HSE) | (PLL_Q << 24);

复制代码

: @( T) Q4 }7 n; ]2 M/ q2 i3 Y& V# }RCC_PLLCFGR_PLLSRC_HSE就是配置HSE作为主PLL的输入时钟

' d6 C$ \. P/ n  C) q5 d0 x  3、主PLL倍频后得到120MHZ时钟

1. /* Configure the main PLL */
   ! }/ Q% D$ k3 C' g+ a
2. RCC->PLLCFGR = PLL_M | (PLL_N << 6) | (((PLL_P >> 1) -1) << 16) |
   ' r  {7 {2 f4 L/ U0 l. A
3.                    (RCC_PLLCFGR_PLLSRC_HSE) | (PLL_Q << 24);

复制代码

4、配置主PLL作为系统时钟的输入时钟
% e# b- S4 k( P& ^6 C. c5 {+ X

1. /* Select the main PLL as system clock source */
   - r5 Y) `6 j& G' L( G1 Z% z& \
2. RCC->CFGR &= (uint32_t)((uint32_t)~(RCC_CFGR_SW));
   
3. RCC->CFGR |= RCC_CFGR_SW_PL

复制代码

对于主PLL的配置寄存器，在RCC_PLLCFGR寄存器中有说明
0 F9 h: k+ M" _! h# A  H

" i: a0 T0 l( ^$ Y整理后得知f(out)=f(in)* N / M / P
0 d, O3 Q: O! j8 z9 \2 s2 I

1. /* PLL_VCO = (HSE_VALUE or HSI_VALUE / PLL_M) * PLL_N */
   ' P6 X6 {+ y) Z, c# ^1 Y
2. #define PLL_M      25
   , r1 ?! A4 @/ b; R
3. #define PLL_N      240
   
4. /* SYSCLK = PLL_VCO / PLL_P */
   ( q# Y7 ~* \+ o( B
5. #define PLL_P      2

复制代码

+ ~7 |5 ?! g3 X8 R8 y$ C" |这样就获得了120M时钟
  ^3 D" p: \% k3 ], `
7 Z9 w: Z6 u$ o注意：

PLL_M大于等于2且小于等于63

PLL_N大于等于64且小于等于432
5 Z& H) p7 O- v  F0 J
* c" [5 V( Q1 {

PLL_P只能是2、4、6、或8

但2对应0，4对应1，6对应2，8对应3。
* G* ~) V2 ^0 s( J  z7 F4 [
- F' Q( X' t8 [ST并没有使用if或case语句判断，因为对应的数据除以2减去1就是寄存器这两位的值，所以可以按照下面这样写，这种写法值得我们学习。

7 s  N% k" |5 A( B(((PLL_P >> 1) -1) << 16)
$ F; X6 A0 u+ {# c0 H' _! n) ~4 X$ V其他外设的时钟配置时
2 D! m/ E7 E, H' q

1. /* HCLK = SYSCLK / 1*/
   
2. RCC->CFGR |= RCC_CFGR_HPRE_DIV1;
   8 V0 V( O: @% z* \3 x
3. /* PCLK2 = HCLK / 2*/
   
4. RCC->CFGR |= RCC_CFGR_PPRE2_DIV2;
   9 x1 O4 b* P7 K+ @, c- _' q& }
5. /* PCLK1 = HCLK / 4*/
   
6. RCC->CFGR |= RCC_CFGR_PPRE1_DIV4;

复制代码

03、备 注
时钟中断
8 [: }. g; v1 W3 J1 s' \

) D# H6 P, G* y! h可以配置外部晶振出错时的中断，还有RCC中断，因此我们可以在外部时钟出问题时，切换为内部时钟，不至于整个系统挂掉。具体见ST给的官方代码。

4 j" v7 I5 X/ X  J" d" D9 t 无源晶振不起振
7 I. x4 r1 D$ Z. g, B! h3 f$ }; N
没有程序，无源晶振是不起振的，需要配置RCC时钟控制寄存器的HSEON位打开或关闭HSE振荡器。具体可以看之前的文章《晶振原理解析》。

/ Z+ c6 K+ ]5 ]9 V+ m 关于APB和PCLK

0 Q- V$ \, P4 C" }# S) h7 T, GF207是时钟图没有显示PCLK1和PCLK2，应该就是APB1和APB2

应该指的是一个PCLK应该是PeripheralClock的简称，看F105手册
( d: E% `9 E( s: x% m

2 K( A; p. ?0 W' G
# C4 D: h' `" \: U3 [1 d/ e: C

1 v; F: B7 V7 x0 x, ]! C( P
5 ?. B, S; e# K