板子使用的是25M无源晶振，下文将介绍STM32F207的时钟系统如何将25M晶振时钟转换为120M系统主频时钟的。

01、时钟系统介绍

8 o* f% D9 R4 v+ n; j, E0 Y2 B+ d6 G8 N. L

                                                                    ▲时钟系统专业名词缩写
4 {. N; \; V; A; x! H! Q: ]
时钟系统关键组成部分

01 内部高速时钟(HSI)

2 g6 R% Q' J+ [HSI时钟信号可以通过内部16MHZ的RC振荡器产生，可以直接用于系统时钟或者用于PLL输入。

HSI的RC振荡器的优势是：在最小成本(没有外部器件)情况下提供一个时钟源。它的启动速度要比HSE晶体振荡器更快，但是即使校准频率后，它的精度仍然小于外部晶体振荡器或陶瓷谐振器。

+ V5 Y% h+ ?/ m5 z4 g1 ?02 外部高速时钟(HSE)
# U  v9 a3 R3 c- B$ {
, U* j" E: u, z3 g外部高速时钟信息(HSE)可以通过两个时钟源产生：
( ?( i6 T6 H. E9 Q7 w$ w
2 D, v: x4 B# O' c$ y& W① 外部晶体/陶瓷谐振器

, }, B" y$ j* r/ `" C/ J② 外部用户时钟

% h4 h# U8 Q% c  W0 p
▲两种时钟源接入示意图

+ a% G; Q% k- F$ ^
+ Y$ E5 Q8 O6 e2 m6 Y+ D/ T03 主锁相环时钟(PLL)
. b6 }- g$ r% u* p4 @/ h, M, o
STM32F2xx具有两个PLL
* n$ `& U) [! F2 r- a5 M
① 主要的PLL通过HSE或HSI提供时钟，并且有两个输出时钟；

② 专用的PLL(PLLI2S)被用于产生一个精确的时钟去实现高质量音频效果在I2S接口；

8 a7 y4 f+ K9 k! |; _0 y

5 b% s0 |7 o* ]6 U: h) ^! h& i
, ^7 i% i+ n- W/ yHSE/M*N/P得到PLL时钟
8 ^# b: Z9 _: C8 |; D! g
( X5 Z" A2 {. k; _$ D4 x, E关于PLL锁相环说明
) P/ D" I/ I; I& X7 ]2 a# |
  U" d5 }% K( a( x7 K# A5 }) V

( ]& y3 `7 x4 \' f

4 k" f, L+ |! e) s& z/ I  H从1处输入，3处输出是1的N倍。
+ f+ ]0 j5 }+ d) V2 z9 t# g& m+ Z
3处除以N又作为输入，当1和2的频率一样，就锁定了。(之所以图上是xN,因为从2看向3的)


8 Y" a% W0 Z& s5 Q2 p
* i, l7 c; J6 G7 \' w  |7 p04 低速外部时钟(LSE)
8 I% L0 g3 R" A* k/ }
LSE是一个32.768KHZ低速外部晶振或陶瓷谐振器。

它的优点：提供低速但是高精度时钟给RTC外设，为时钟/日历或其他时间应用。
/ M& p  P4 p, z! k/ K: T- g
# T) W( ^7 P* `9 n3 z1 |; `
05低速内部时钟(LSI)
$ ^) Q& Y* d! m3 G
* e! {2 F' K, h) ~& j# u# QLSI RC作为一个低速时钟源，它可以运行在停止和待机模式中给独立看门狗(IWDG)和自动唤醒(AWU)。它的时钟频率在32MHZ左右。
- u* R  Z* R( Y0 i& P! w
02、代码分析
时钟初始化代码在system_stm32f2xx.c文件中，大部分时候我们不需要修改时钟代码的，各个总线的频率我们可以在文件头看到。
2 `7 C. j5 K4 N# D9 n

1. =============================================================================
   
2.   *=============================================================================
     M- N+ {6 r, x) t: N' r
3.   *        Supported STM32F2xx device revision    | Rev B and Y
   7 y6 S! {* @' [
4.   *-----------------------------------------------------------------------------
   / Z! m$ A3 ?" Y7 n  D& e
5.   *        System Clock source                    | PLL (HSE)
   
6.   *-----------------------------------------------------------------------------
   
7.   *        SYSCLK(Hz)                             | 120000000
   
8.   *-----------------------------------------------------------------------------
   
9.   *        HCLK(Hz)                               | 120000000
   
10.   *-----------------------------------------------------------------------------
    / g8 e! B* f3 g8 K. |
11.   *        AHB Prescaler                          | 1
    
12.   *-----------------------------------------------------------------------------
    
13.   *        APB1 Prescaler                         | 4
    ; a9 G: i) Z. r
14.   *-----------------------------------------------------------------------------
    
15.   *        APB2 Prescaler                         | 2
    9 M( q- }8 ?4 |& V. ~" I$ i5 ?" Q
16.   *-----------------------------------------------------------------------------
      A  s# I8 Q  P' W, X( ^8 u0 s
17.   *        HSE Frequency(Hz)                      | 25000000
    
18.   *-----------------------------------------------------------------------------
    
19.   *        PLL_M                                  | 25
    
20.   *-----------------------------------------------------------------------------
    
21.   *        PLL_N                                  | 240
    ; C$ i. w. Z* l, Z7 C4 [& ]: t
22.   *-----------------------------------------------------------------------------
    
23.   *        PLL_P                                  | 2
    
24.   *-----------------------------------------------------------------------------
    6 b% u" f( L4 T  i5 W3 G
25.   *        PLL_Q                                  | 5
    8 D) P+ s$ w8 H( N- A& f4 J
26.   *-----------------------------------------------------------------------------
    $ @  L& O9 c" p
27.   *        PLLI2S_N                               | NA
    9 l! L' O  S# A6 L+ ]* ~0 r; }
28.   *-----------------------------------------------------------------------------
    0 B3 E( V/ P6 S* n1 j; i. h
29.   *        PLLI2S_R                               | NA
    : m$ L' L" l. f. ]9 J) w
30.   *-----------------------------------------------------------------------------
    
31.   *        I2S input clock                        | NA
    ! A, g+ h/ E, Z. h
32.   *-----------------------------------------------------------------------------
    , k) b' N' n: i" L' q5 l2 Q. z
33.   *        VDD(V)                                 | 3.3
    0 L& G- v( q( v: C
34.   *-----------------------------------------------------------------------------
    - j4 f7 d: |$ P% o$ S
35.   *        Flash Latency(WS)                      | 3
    , u# Q2 U8 ~3 A/ e6 {  P
36.   *-----------------------------------------------------------------------------
    
37.   *        Prefetch Buffer                        | ON
    
38.   *-----------------------------------------------------------------------------
    ! Z# `" V7 Y' n1 f) Y
39.   *        Instruction cache                      | ON
    
40.   *-----------------------------------------------------------------------------
    
41.   *        Data cache                             | ON
    
42.   *-----------------------------------------------------------------------------
    
43.   *        Require 48MHz for USB OTG FS,          | Enabled
    - K0 W$ ?' G8 W( W' U, [+ Y" P
44.   *        SDIO and RNG clock                     |
    
45.   *-----------------------------------------------------------------------------
    2 J8 b( t* G9 e. G
46.   *=============================================================================
    
47.   ******************************************************************************

复制代码

在文件开始定义的有系统时钟频率的全局变量SystemCoreClock，其他地方需要时钟频率，可以直接使用该变量。
1 ^  y2 N6 \* c1 x" g! A% j

1. uint32_t SystemCoreClock = 120000000;

复制代码

时钟配置从SystemInit函数执行，调用SystemInit的在汇编文件中startup_stm32f2xx.s（Keil编译环境）。
# c; j( u. w5 Q

1. IMPORT  __main
   # [6 a5 G0 H4 M2 `8 b
2.     LDR     R0, =SystemInit
   " \5 M) Y2 J" r0 ?$ G
3.     BLX     R0
   
4.     LDR     R0, =__main
   
5.     BX      R0
   8 X# j1 U5 k) C. u
6.     ENDP

复制代码

在这里说明一下文档版本的问题：

2 c$ u) h3 T' R! a( `! T5 E

* }9 A; N9 p0 g2 y$ W" f
▲STM32F20X_User_manual的V7版和V8版对比图
1 O4 h5 X' \1 V) Y5 V
2 A8 {" I0 l! K$ a( Q# c上述两图的区别是系统最大时钟从120MHZ变成了168MHZ，我的理解是同样是STM32F20X，ST由于技术进步或其他，使得新版STM32F207芯片超频支持168MHZ。
3 p! `: p* l% w0 n2 G$ T# s
下面我们主要分析SystemCoreClock的120M时钟怎么从一个外部25MHZ的HSE得到的。

我们要从25MHZ的外部时钟得到120M的系统时钟，需要上图中标注的重要4点：

: \2 Y# T0 L7 }1、使能HSE
- R7 J) h. i3 w( c; _
) ]9 h& N2 J+ R  |: V( _2、选择HSE作为主PLL的输入时钟
3 e1 q+ ^4 ~/ u' |
7 E" e, D6 k  a7 ~3、主PLL倍频后得到120MHZ时钟

4、系统时钟选择主PLL时钟输出作为系统时钟
: f0 c1 v. y  N" J9 b( h/ M
我们找到对应的代码
" B' y3 o- H* W8 _( I
  1、使能HSE
; k% P/ f; h# r% o; Y

1. /* Enable HSE */
   
2. RCC->CR |= ((uint32_t)RCC_CR_HSEON);

复制代码

. v: k& W/ Y; m) L3 u( O0 C在RCC_CR寄存器(RCCclock control register RCC时钟控制器)中，有打开HSE的控制位
6 \+ a* {  ]. i4 ^5 [) L0 k6 n

' Z5 O$ v$ G  @
2、选择HSE作为主PLL的输入时钟
; K& G: g3 k; w

1. /* Configure the main PLL */
   
2. RCC->PLLCFGR = PLL_M | (PLL_N << 6) | (((PLL_P >> 1) -1) << 16) |
   
3.                    (RCC_PLLCFGR_PLLSRC_HSE) | (PLL_Q << 24);

复制代码

6 h* Q* o6 z* d( V9 g* iRCC_PLLCFGR_PLLSRC_HSE就是配置HSE作为主PLL的输入时钟

' q' U1 N6 n7 l/ e- T! n  3、主PLL倍频后得到120MHZ时钟
0 m6 b' h" j2 y

1. /* Configure the main PLL */
   
2. RCC->PLLCFGR = PLL_M | (PLL_N << 6) | (((PLL_P >> 1) -1) << 16) |
   
3.                    (RCC_PLLCFGR_PLLSRC_HSE) | (PLL_Q << 24);

复制代码

6 K' B4 n7 N$ L( B1 z) U' T4、配置主PLL作为系统时钟的输入时钟

1. /* Select the main PLL as system clock source */
   ' z; n/ f0 k- C  j
2. RCC->CFGR &= (uint32_t)((uint32_t)~(RCC_CFGR_SW));
   
3. RCC->CFGR |= RCC_CFGR_SW_PL

复制代码

5 i& k2 c1 _; j4 J3 @1 a, z* E对于主PLL的配置寄存器，在RCC_PLLCFGR寄存器中有说明
, @( Q" H0 |/ z8 w
$ V; q" C, S, G& h' V. \

6 x8 j% i1 [/ c# m
, ?' M2 f) l# G" M& G4 N整理后得知f(out)=f(in)* N / M / P
6 z/ H8 W1 F3 R2 M; e1 E% @& s2 z( |

1. /* PLL_VCO = (HSE_VALUE or HSI_VALUE / PLL_M) * PLL_N */
   # x, @3 |+ k; V7 R
2. #define PLL_M      25
   
3. #define PLL_N      240
   # D- b5 k$ Y/ B- M2 d
4. /* SYSCLK = PLL_VCO / PLL_P */
   
5. #define PLL_P      2

复制代码

' u5 s8 @) ?- f这样就获得了120M时钟
+ y- o$ v$ x2 a, F# }1 ?, w3 g
6 D$ W$ g& T* M7 h& {& U注意：

6 L+ {  h* R% t% \' B7 h+ X

PLL_M大于等于2且小于等于63
2 X, s6 o% q$ b4 A- c) N
" `: c' ]- L& }% h) l+ O& f

- @8 M; g- b% w0 J3 i( J$ M4 j' ?
PLL_N大于等于64且小于等于432

0 X6 Y6 K8 l( V( |

' `$ i. b% l* ?5 V) T
PLL_P只能是2、4、6、或8

: b: W4 S! I# C) Z- Z/ |5 j但2对应0，4对应1，6对应2，8对应3。
/ q* |( w- x0 Y6 W  S; h/ t; i
# q4 a7 E6 h& Q  H7 V) _2 Q; rST并没有使用if或case语句判断，因为对应的数据除以2减去1就是寄存器这两位的值，所以可以按照下面这样写，这种写法值得我们学习。
; |3 \0 F8 M6 h1 N8 t% K+ N
% |" j: |6 v+ b) @2 h! L(((PLL_P >> 1) -1) << 16)
- |* H+ y, S1 h" h% Y其他外设的时钟配置时

1. /* HCLK = SYSCLK / 1*/
   
2. RCC->CFGR |= RCC_CFGR_HPRE_DIV1;
   
3. /* PCLK2 = HCLK / 2*/
   
4. RCC->CFGR |= RCC_CFGR_PPRE2_DIV2;
   
5. /* PCLK1 = HCLK / 4*/
   
6. RCC->CFGR |= RCC_CFGR_PPRE1_DIV4;

复制代码

03、备 注
时钟中断
0 d3 A' M5 M# A- J$ ]2 K

: {' u+ ]5 M& G  b; `+ ^1 i7 _
可以配置外部晶振出错时的中断，还有RCC中断，因此我们可以在外部时钟出问题时，切换为内部时钟，不至于整个系统挂掉。具体见ST给的官方代码。
1 @3 m. Q! G. G9 C# a( Y( F$ P  K
无源晶振不起振
  y# s& c/ B% K& K
没有程序，无源晶振是不起振的，需要配置RCC时钟控制寄存器的HSEON位打开或关闭HSE振荡器。具体可以看之前的文章《晶振原理解析》。
7 ^  q/ T6 }1 ^5 b( A7 Q
关于APB和PCLK

5 |, F1 u& \. h- M- b& a, c* IF207是时钟图没有显示PCLK1和PCLK2，应该就是APB1和APB2
( A& J! ~/ b6 l0 z
应该指的是一个PCLK应该是PeripheralClock的简称，看F105手册

" b; ]$ q/ A/ |- }5 I

* g. F: g) m* R$ u, n( t
* y3 N- ?3 E* r' R. U/ M
! d3 O/ y& t9 A- J9 ?2 d% F% g


8 v1 e; a% h4 d

# E- e6 p1 i0 Y4 m1 ?, |* a9 X* V! v) t