以下是译文，有误之处欢迎提出。
" x' `9 {' c* C! j, g( W从我们所看到的情况来看，似乎只要在任何时候发生2次DMA传输，或者看起来有3个同时的DMA传输将导致随机错误。
" Z" a5 L! Q2 O, G6 s( }我们一直在使用STM32F207和STM32F407处理器，一直在同时执行3个DMA。具体来说：从DCMI端口接收数据，从ADC接收数据以及接收或发送数据到SDIO端口（SD卡）。我们看到发生的事情是：
有时候SDIO传输只会在中途停止，没有错误，并且卡不忙。数据传输没有明显的原因停止，但它会。查询SDIO状态寄存器SDIO_STA指示其发送FIFO为空（在写入SD卡的情况下）并且它处于传输中。
+ z7 s! B- a) B7 wADC有时会报告ADC超限错误，这应该是不可能的。随着ADC数据通过DMA读出，完全在任何软件控制之外，它不应该溢出，但有时候会。
我们最初将这些行为归结为外设错误，但有一天我们注意到当关闭DCMI端口时问题就没有了。很令人费解。进一步的调查发现，如果这3个外设中只有2个外设正在运行，我们就没有这个问题，这产生了一个疑问：“这3个外设之间存在的问题是什么？”，很显然答案是DMA，在这种情况下，具体是DMA2。
( \) S, h# R4 a我们的理由是，当一个外设需要一个DMA服务时，它会产生一个标志，导致DMA为该外设提供服务，无论是通过写入数据还是从中读取数据，如果3个外设同时产生标志，可能会发生其中一个被“永久忽略”的情况。它没有得到响应，在ADC的情况下，这会导致溢出。在SDIO的情况下，这会导致它最终将FIFO清空（写入SD卡时）。在DCMI的情况下，我们看到了一些明显的错误，但很难确定。
基于这种理论认识，我们在2011年11月初将测试案例列举出来（在F2x和F4x上），并将其发送给ST。我们在12月初看到他们已经查看了该问题，但我们后续没有听到任何声音。
; ]. Z0 M- Q  e# v% E3 M- t到12月底，我与另一家使用SMT32F2xx的公司进行了交谈，他们碰巧提到了一个类似的问题，他们也有3个DMA同时运行，它们是：SPI，USART和SDIO。与我们不同，他们分布在DMA1和DMA2上。然而，里面不明原因的数据中断的基本症状是相同的。
6 W3 R! L0 D2 {% Z' J基于这一切，我只能假设来自任何1个DMA控制器或2个DMA控制器或者 3个同时DMA都可能产生这个问题。
在我们的例子中，我们采用了带宽最低的外设，即ADC，并将其移至中断运行状态。由于STM32F407 ADC没有内部FIFO，因此它可以非常容易地溢出，因此它的中断必须处于最高优先级并且被允许抢占中断。由于我们已经完成了这3个外设都正常工作。
我需要再次强调，我们相信发生的事情不过是一种基于我们所看到的症状的理论。虽然ST已经确认看到了这些症状，但他们没有提供任何有关实际情况的信息，所以我们在一定程度上是在摸黑走。我可以有把握地说，你会非常明智地将同时DMA的数量限制为2，至少在ST提供更多关于实际造成这种情况的信息之前。
2012年6月更新：
2012年1月，ST在他们的用户论坛上提供了回复：
它没有回答所有的问题，但似乎表明问题不在于DMA的数量，而在于DMA2。他们表示：
4 h- Q" o( V! C*我们确认您的发现，这是一个仅涉及我们DMA2的限制，以下是详细说明：
! t6 \9 x1 l5 ?1 G" L当以并发方式管理AHB和APB2外设时，DMA2控制器可能会破坏数据。
说明：
这种情况对于嵌入FIFO的外设很重要，并且会产生数据损坏。对于闪存来说，影响是多重访问，但数据没有被破坏。嵌入式FIFO的AHB外设是DCMI，CRYPT，HASH。在没有CRYPTO的STM32F2 / 40xx上，只有DCMI受到影响。
含义：
* R8 D! t0 ]; aDMA传输到AHB外设的数据在FIFO目标的情况下可能会损坏，或者在访问存储器的情况下可能会多次访问。
1 y0 a( w: b) D- N解决方法：
! D5 n6 U) p* M' e2 p2 i避免使用DMA2进行并发AHB和APB2传输。可以使用以下方法之一来解决该问题：
$ G" c; r' V4 J, |0 c4 g$ F  {# ]5 f如果DMA2用于管理AHB外设（DCMI，CRYPT，HASH），则可以使用Cortex-M CPU管理APB2外设。
! H9 r' @7 I6 X# S3 n: V7 q" h7 A如果使用DMA2来管理APB2外设，我们可以使用CPU来管理AHB外设（DCMI，CRYPT，HASH）。