手上刚好有一块Nucleo 板，测试了一下PB1口，上拉10K电阻，设置成输出，断开MCU VDD后，MCUVDD几乎为零，没有发现很高的电压。 楼主可以看看周边电路是否有影响。按说10K电阻，即使有灌电流，也很小，不大可能有近2v的电压。
原来的软件可能是越来越庞大了，启动运行效率不高。 所以现在单独安装STM32CubeMx，配置好生成project， 再打开。 互相之间影响少。
STM32F1系列属于Cortex-M3内核，没有硬件FPU及DSP模块，所有浮点运算都是软件模拟。 现在使用STM32进行开发，多使用cubeMx进行配置，在配置时在中间件那里选择X-CUBE_ALGOBUILD,并勾选DSP Library。创建工程时在middleware目录里就有了DSP库 文件。使用时Include arm_math.h，调用的函数都是arm_打头，比方： arm_mat_mult_f32(pSrcA, pSrcB, pDst) arm_mat_trans_f32(pSrc, pDst) arm_mat_inverse_f32(pSrc, pDst) arm_cfft_init_f32(&fft_inst, FFT_SIZE); arm_cmplx_mag_f32(input, mag, FFT_SIZE);
有些情况下，在卡片初始化过程中，SD 卡规范要求先用较低的时钟频率，先进入识别/初始化流程，再逐步提高到正常的工作频率。 所以二分频并不是通用要求，是否能用取决于SD卡类型，当前状态，STM32外设时钟，目标初始化时钟是否满足规范。 另外硬件流控也不是必须开启，取决于性能，系统负载，DMA配置，时序裕量等。在某些场景下可以帮助缓冲数据节拍，降低FIFO溢出或欠载的风险，它不是4bit 模式下的硬性要求。
关于代码优化方面的专业表述相信你可以轻松得到。 但我这里还是想用通俗的比方来交流下，供参考。 比方，源代码比作某工程的原始设计方案，编译器优化过程比作将方案交给审核方检查并优化。检查优化过程中重点检查方案的工期和成本。 方案审核优化的结果，可能因为优化成本或工期使得设计方案更合理，也可能优化后的方案跟初始方案相差不微，也可能相差甚远。最终结果优化后的方案可能比原方案好、也可能差些 ，这主要取决于初始设计规范及思路与审核阶段的一致性多高。具体结合到代码方面，就取决于代码撰写者的代码规范程度及程序逻辑设计出发点与编译器所遵循的规范及理解的一致度有多高。 事实上，代码撰写者的代码写作水平参差不齐，代码逻辑中需要特别保留或遵从的地方，编译器也未毕都能完全理解到位，导致优化后的代码跟原代码有不同程度的差异，最终会体现在性能上。
1. 首先IWDG 一旦开启，是不能停下来的。 2. 其次这个系列没有其他系列通过optionbyte 设置在改变模式停止计数的功能。 3. 再次，standby 模式下，程序是停止的，不会运行，也就不存在跑飞的现象。 4. 最后，standby 不论是被外部唤醒还是IWDG唤醒，都是从复位开始的。 如果能接受第3和第4点，那么可以通过RTC备份域寄存器在进入standby前记录状态。该次 IWDG唤醒是正常休眠超时复位唤醒，并非程序运行超时引起的复位。
.png)
