你的浏览器版本过低,可能导致网站不能正常访问!
为了你能正常使用网站功能,请使用这些浏览器。

STM32中的几个时钟SysTick、FCLK、SYSCLK、HCLK

[复制链接]
fpy135228 发布时间:2021-1-5 15:17
在STM32中,有五个时钟源,为HSI、HSE、LSI、LSE、PLL。
" a, x6 N/ d5 y- ^, M, p①、HSI是高速内部时钟,RC振荡器,频率为8MHz。* y) F  g$ ^- U5 Q, ^" K
②、HSE是高速外部时钟,可接石英/陶瓷谐振器,或者接
+ t& Z' L. m/ }! h: n+ F3 x4 R外部时钟源,频率范围为4MHz~16MHz。0 \/ ~' c( C! F. ?
③、LSI是低速内部时钟,RC振荡器,频率为40kHz。
5 N3 _; U! P& u+ G④、LSE是低速外部时钟,接频率为32.768kHz的石英晶体。
# {7 m9 w  e$ z, V⑤、PLL为锁相环倍频输出,其时钟输入源可选择为HSI/2、5 \( E  ^, _. F8 T3 I
HSE或者HSE/2。倍频可选择为2~16倍,但是其输出频率最
* h4 w$ a5 b9 E大不得超过72MHz。
  m. X& J( C' {1 |! r9 M  Q) N7 R3 H. o0 l5 v/ ?
其中40kHz的LSI(低速内部时钟)供独立看门狗IWDG使用,另外它还可以被选择为实时时钟RTC的时钟源。另外,实时时钟RTC的时钟源还可以选择LSE(低速外部时钟),或者是HSE(高速外部时钟)的128分频。RTC的时钟源通过RTCSEL[1:0]来选择。) X  t) P! j* f8 \3 z+ W

8 [3 w1 O/ |0 q& N1 @/ d6 WSTM32中有一个全速功能的USB模块,其串行接口引擎需要一个频率为48MHz的时钟源。该时钟源只能从PLL输出端获取,可以选择为1.5分频或者1分频,也就是,当需要使用USB模块时,PLL必须使能,并且时钟频率配置为48MHz或72MHz。(armjishu.com)( v, s. `* V) o3 N2 b. t  ?

* ]* G) C$ j. I) p5 d; F+ ?另外,STM32还可以选择一个时钟信号输出到MCO脚(PA8)上,可以选择为PLL输出的2分频、HSI、HSE、或者系统时钟。) }! g1 i6 ]. g0 J! x2 P

! z" X. r4 o- ^! z4 Q9 F& u* Q系统时钟SYSCLK最大频率为72MHz,它是供STM32中绝大部分部件工作的时钟源。系统时钟可由PLL、HSI或者HSE提供输出,并且它通过AHB分频器分频后送给各模块使用,AHB分频器可选择1、2、4、8、16、64、128、256、512分频。其中AHB分频器输出的时钟送给5大模块使用:
( H, p. X/ z* w+ V5 [  Z$ p①、送给AHB总线、内核、内存和DMA使用的HCLK时钟。
. R+ ~  @& l; f* d②、分频后送给STM32芯片的系统定时器时钟(Systick=Sysclk/8=9Mhz)
, n' F3 ~0 [$ ?③、直接送给Cortex的自由运行时钟(free running clock)FCLK。【ARMJISHU注:FCLK 为处理器的自由振荡的处理器时钟,用来采样中断和为调试模块计时。在处理器休眠时,通过FCLK 保证可以采样到中断和跟踪休眠事件。 Cortex-M3内核的“自由运行时钟(free running clock)”FCLK。“自由”表现在它不来自系统时钟HCLK,因此在系统时钟停止时FCLK 也继续运行。FCLK和HCLK 互相同步。FCLK 是一个自由振荡的HCLK。FCLK 和HCLK 应该互相平衡,保证进入Cortex-M3 时的延迟相同。】
) m& P5 x& `) C: k. `④、送给APB1分频器。APB1分频器可选择1、2、4、8、16分频,其输出一路供APB1外设使用(PCLK1,最大频率36MHz),另一路送给定时器(Timer)2、3、4倍频器使用。该倍频器可选择1或者2倍频,时钟输出供定时器2、3、4使用。6 ?5 ^/ c3 z0 ^! u' c
⑤、送给APB2分频器。APB2分频器可选择1、2、4、8、16分频,其输出一路供APB2外设使用(PCLK2,最大频率72MHz),另一路送给定时器(Timer)1倍频器使用。该倍频器可选择1或者2倍频,时钟输出供定时器1使用。另外,APB2分频器还有一路输出供ADC分频器使用,分频后送给ADC模块使用。ADC分频器可选择为2、4、6、8分频。
5 a5 L. C5 f. f8 Q' P' m$ r7 r' b' w( S- k& p" R4 Q
以上提到3种时钟Fclk、Hclk和Pclk,简单解释如下:Fclk为供给CPU内核的时钟信号,我们所说的cpu主频为XXXXMHz,就是指的这个时钟信号,相应的,1/Fclk即为cpu时钟周期;Hclk为优秀的高性能总线(AHB bus peripherals)供给时钟信号(AHB为advanced high-performance bus);HCLK :AHB总线时钟,由系统时钟SYSCLK 分频得到,一般不分频,等于系统时钟,HCLK是高速外设时钟,是给外部设备的,比如内存,flash。Pclk为优秀的高性能外设总线(APB bus peripherals)供给时钟信号(其中APB为advanced peripherals bus)。
2 E/ v7 D5 m; q; W$ A: [0 l! K
4 p" V- s% {( Y) x- [( {在以上的时钟输出中,有很多是带使能控制的,例如AHB总线时钟、内核时钟、各种APB1外设、APB2外设等等。当需要使用某模块时,记得一定要先使能对应的时钟。
3 M5 w' A7 v2 w" W
2 u& j! W! B. r5 J! v: L/ S$ q需要注意的是定时器的倍频器,当APB的分频为1时,它的倍频值为1,否则它的倍频值就为2。
# b( o! {# A6 W3 E3 u7 x6 M
+ m6 H" K8 l; R连接在APB1(低速外设)上的设备有:电源接口、备份接口、CAN、USB、I2C1、I2C2、UART2、UART3、SPI2、窗口看门狗、Timer2、Timer3、Timer4。
1 B6 [4 q9 [7 _. x5 Y0 ^( G) \  c2 Z; |
注意:USB模块虽然需要一个单独的48MHz时钟信号,但它应该不是供USB模块工作的时钟,而只是提供给串行接口引擎(SIE)使用的时钟。USB模块工作的时钟应该是由APB1提供的。+ r; S; ]/ u/ m0 ~" o9 I( O
  X" Z% a$ w( ^
连接在APB2(高速外设)上的设备有:UART1、SPI1、Timer1、
$ B0 \1 k1 G6 d4 e6 v# lADC1、ADC2、所有普通IO口(PA~PE)、第二功能IO口。
  [  C, ]8 S) Z* C. L0 R1 p1 E' B& Q4 k; V- P* A2 A
下图是STM32用户手册中的时钟系统结构图(位于《STM32F103CDE_DS_CH_V5.pdf》的第14页,或者《STM32F10XXX参考手册_CN.pdf》的第47页),通过该图可以从$ h0 S7 J& _, w( s; H: G
$ `, [% b3 B3 n6 P3 Q
总体上掌握STM32的时钟系统。
) o! u: c4 B- a# q5 r' M9 a9 T: Q& b3 V& S/ {5 z  z
原文地址:http://apps.hi.baidu.com/share/detail/34200598
赞 收藏 评论0 发布时间:2021-1-5 15:17

举报

0个回答
关于
我们是谁
投资者关系
意法半导体可持续发展举措
创新与技术
意法半导体官网
联系我们
联系ST分支机构
寻找销售人员和分销渠道
社区
媒体中心
活动与培训
隐私策略
隐私策略
Cookies管理
行使您的权利
官方最新发布
人形机器人运动控制、感知与智能配电
半导体创新技术与应用方向
EE架构与软件定义汽车
12V/48V 汽车智能配电(SPD)
区域控制单元(ZCU)与分区架构
关注我们
st-img 微信公众号
st-img 手机版