实际上，对于STM32F10x系列的芯片，如果使用库函数方式开发，芯片的时钟初始化函数已经写好，并且在启动文件(例如startup_stm32f10x_hd.s)中被自动调用,在进入main函数之前，系统以及外设时钟均配置完成，main程序中不需要对时钟再进行任何配置，直接编写应用程序即可。但是作为一个底层驱动玩家必须要打破砂锅问到底，看看STM32F10x系列芯片的时钟系统到底是怎么样的以及如何配置时钟，下文将着重分析STM32F10x的时钟系统以及用寄存器方式从零开始一步一步配置时钟。

一、开发环境
MDK版本:V5.28
  g  J5 E+ _$ G  i# f6 v, j" L单片机:STM32F103RCT6
二、时钟树剖析
6 {7 E6 H$ K, h! }$ ]

4 _% `" @4 l5 E' o  Q
  o- B& l/ O1 N2 P7 C! d5 r上图就是STM32F10x的时钟树，看着十分复杂，或许有人会问，为什么STM32要把时钟设计的这么复杂？这是因为STM32的外设很多，而且不同的外设需要的时钟是不一样的，例如USB时钟一般需要48MHz，RTC时钟一般是32.768K，APB2总线上的外设最大不超过72MHz，APB1总线外设最大不超过36MHz，如何同时满足这些时钟要求呢？显然如果只设计一种时钟是不可以的，于是就有了上图中复杂的时钟系统。下面我们就来分析下上图的时钟系统。
6 k: W: p% M8 m/ u4 e. ^
0 M: h; G; \# K! M首先可以把上图的时钟树划分为以下几个部分:

# F- V8 U* U8 [" O5 ]

: b6 J  ?+ c# ~4 a, ^
3 h" V" C% b6 Z% R  |3 h; {# c基础时钟介绍:
# a" {' S  q( L) ~( ~$ C3 `

0 }& ]6 f0 Y7 u
% t2 ^3 W7 u/ H# ?* {基础时钟并不是官方提出的概念，是我个人的习惯叫法，它主要指的是HSE、LSE、HSI、LSI这四种时钟源，其主要作用如上图所示。

系统时钟的产生:

- D  |" k/ m# ^0 L# G5 n; B1 ~

1 P) h' Y+ m* G7 Y# d
, v# z2 [: M! S+ T: x3 i$ }系统时钟的产生有三种方式:1>HSI内部高速时钟，一般为8MHz。 2>HSE外部高速时钟，一般为8MHz晶振。 3>PLL电路,输出频率可任意配置。其中HSI和HSE都属于基础时钟，如果使用PLL时钟作为系统时钟，PLL电路的基准输入必须是HSE或者HSI。
0 f  n; v; W- I# L8 c如果直接使用基础时钟作为系统时钟，那么系统时钟最大频率≤HSE/HSI 如果使用PLL输出时钟作为系统时钟，那么系统时钟最大频率≤72MHz
! T' P1 D$ S* q8 Q6 m7 b3 @) a
# U& S# E$ ^1 _- x# Q下面就以定时器为例说明上述各个时钟之间的供需关系：

) P" D8 L" Y) L如果需要使用定时器，那么首先需要开启定时器的时钟，而定时器属于外设，因此需要系统时钟提供时钟给这个外设，对于系统时钟，有两种方式提供，一种是由基础时钟（内部或外部基础时钟源）直接提供，缺点是无法产生更高的频率，时钟源是多高的频率，系统时钟最大不会超过这个频率；第二种是由PLL电路提供，优点是能够产生各种高频稳定的时钟频率，但是也需要基础时钟提供基准信号，且一般情况下STM32F10x系列PLL输出最大不超过72MHz。
一般来说除RTC外所有的外设时钟(TIM、GPIO、DMA、USART、USB等等)必须由系统时钟提供，但某些特殊外设需要另当别论(以太网、I2S设备等)

在STM32时钟树中，还有很多的分频器和倍频器，通过这些分频和倍频器就能产生各种需要的频率，但是只有PLL电路才可以倍频，即产生高于输入频率的频率，例如将8MHz的HSE作为PLL基准输入，最高可以9倍频，产生72MHz的输出频率提供给系统时钟；其余的电路只能进行分频，如TIM、USART等这些外设时钟都是通过系统时钟分频而来，所以它们的最大频率不会超过系统主时钟。
; f  r' B' x. e9 P
三、时钟配置流程
STM32F10x时钟的配置有很多种方式，如果HSE存在，那么可以使用HSE作为PLL输入，也可以不使用，还可以将HSE 128分频作为RTC时钟；当HSE不存在时，可以直接把HSI作为系统主时钟(8MHz)，也可以将HSI作为PLL的输入，但此时PLL的最大输出为64MHz。LSE存在时，可以将LSE作为RTC时钟，也可以将LSI作为RTC时钟，看门狗的时钟只能是LSI(40KHz左右)。
" V& y4 ?, |# P7 e: c9 E2 R下面是STM32F10x系统主时钟及总线时钟配置流程：

+ `3 S# K$ e( R9 P  c, v- n5 o

/ s$ T! ~6 J9 d9 T
7 k! U  j  l1 N1 Y1.任意时钟倍频或者分频系数必须在该时钟未使能之前修改，例如PLL倍频系数，当PLL时钟使能后，该倍频系数数被锁定，无法修改，必须先失能PLL，再修改参数，其他时钟亦是如此。
7 j0 z' e9 Q2 @5 F
2.PLL时钟、RTC时钟、系统时钟源切换时，只有当目标时钟就绪时才会切换，否则无法切换。一旦某个时钟源被确定，除非复位，该时钟源不会被停止
' T/ M. `  u/ w: \0 c5 P
现根据上述流程，一步一步的进行时钟配置:
尽管时钟树如此复杂，但实际上也就需要配置以下两个寄存器即可！
. Z% A) ^2 D/ {' z& o

& @9 b1 B5 w' Q4 |" Q
1 G; \1 _: ]0 f% x* g* |

# \1 F: `5 x; r0 l' H9 w) p1 v
1 h+ w" J; w$ ~, S1 H/ H$ ZHSE配置(如HSE不存在则时钟错误)

1. RCC->CR |= (1<<16);//使能HSE
   * n! K4 X! q+ _
2. while((RCC->CR & (1 << 17))==0);//等待HSE就绪
   . f" C, w3 N7 C6 N  L
3. RCC->CR |= (1<<19);//如果外部 8-24MHz振荡器就绪，时钟监测器开启。
   
4. 
   : }# l+ u/ T; s0 a3 f
5. //下面是HSI配置 若有需要可以加上
   
6. RCC->CR |= (0x01);//使能HSI
   , A9 E2 I/ O9 v# a
7. while((RCC->CR & 0x02)==0);//等待HSI就绪

复制代码

( V" Z* N' C- mFLASH访问配置

1. FLASH->ACR | = 0x10;//FLASH启用预取缓冲区
   
2. FLASH->ACR & = 0x03;//清0低2位
   
3. FLASH->ACR |=0x02;//等待2个周期

复制代码

# m1 s; h/ b8 OAHB、APB时钟分频系数配置

1. RCC->CFGR = ((0 & 0xf) << 4)|(RCC->CFGR & ~(0xf << 4));//AHB不分频 72M
   ' O0 Y& G2 O" V* c- O8 m
2. RCC->CFGR = ((4 & 0x7) << 8)|(RCC->CFGR & ~(0x7 << 8));//APB1 二分频 36M
   ; ]; [( p8 h6 s. i/ w& I
3. RCC->CFGR = ((0 & 0x7) << 11)|(RCC->CFGR & ~(0x7 << 11));//APB2 不分频  72M

复制代码

3 t- m9 a& a! {$ `, a1 bPLL配置

1. RCC->CFGR = ((7 & 0xf) << 18)|(RCC->CFGR & ~(0xf << 18));//PLL输出9倍频  8M*9=72M
   % c3 C  z0 n% p  g
2. RCC->CFGR = ((1 & 0x01) << 16)|(RCC->CFGR & ~(0x01 << 16));//PLL时钟源选择HSE
   4 ]1 G# _* A4 v6 B
3. RCC->CFGR = ((0 & 0x01) << 17)|(RCC->CFGR & ~(0x01 << 17));//HSE不分频接入PLL
   
4. RCC->CR |= (1<<24);//使能PLL
   ; n# _. q! L& Z5 c
5. while((RCC->CR & (1 << 25))==0);//等待PLL就绪

复制代码

3 ~" a, L( Y, p* v1 K4 n系统时钟配置

1. RCC->CFGR = (0x02 & 0x03)|(RCC->CFGR & ~(0x03));//系统时钟源选择PLL
     s6 Y6 }" C3 @: p
2. while((RCC->CFGR & 0x0c)!=0x08);//等待PLL作为系统时钟源就绪

复制代码

这样系统时钟就配置完成了，如果HSE接的是8MHz晶振，那么SYSCLK=AHB=APB2=72MHz，APB1=36MHz 。这里并没有开启RTC、USB等时钟，大家可以根据需要自行开启。
对系统时钟的初始化，在STM32F10x的库函数system_stm32f10x.c文件中：SystemInit函数也有类似的实现方法，大家也可以参考下。
, e6 q/ N$ h  U' d! X2 V4 X
$ o1 q5 O7 M- k! O; Y6 f四、备注
' ^. K0 o% U, W% q) j# j) ~- }5 C系统复位后，HSI 振荡器被选为系统时钟。

时钟安全系统可以通过软件被激活。一旦其被激活，时钟监测器将在 HSE 振荡器启动延迟后被使能，并在 HSE 时钟关闭后关闭。如果 HSE 时钟发生故障，此振荡器自动地被关闭，时钟失效事件将被送到高级定时器 TIM1 的断路输入端，并产生时钟安全中断 CSSI，允许软件完成营救操作。此 CSSI 中断被连接到 Cortex-M3 NMI 的中断。

7 V. Q" M: v9 ]  Y如果独立看门狗已经由硬件选项或软件启动，LSI 振荡器将被强制在打开状态，并且不能被关闭。在 LSI 振荡器稳定后，时钟供应给 IWDG。

0 \1 h' L3 w8 l# d. @FLASH预取缓冲器:
) h) ^  g; k' v. Q* y/ |- m; m
复位后预取缓冲器处于开启状态
' r+ L' y+ [: |$ B2 ]6 D
只有当SYSCLK低于24MHz时才能转换预取缓冲器的开启/关闭状态。通常在系统的初始化程序中开启或关闭预取缓冲器，此时微控制器运行于内部的8MHz阻容振荡器(HSI)。
+ q8 i" _0 T; M. r, p# v* C& [, ^
/ R2 F& P; O# m. q注意：当 AHB 时钟的预分频系数不为 ’1’ 时，必须打开预取缓冲器 (FLASH_ACR[4]=1) 。如果在系统中没有高频率的时钟，即HCLK频率较低时，闪存的访问只需半个HCLK周期(半周期的闪存访问只能在时钟频率低于8MHz时进行，使用HSI或HSE并且关闭PLL时可得到这样的频率)；在闪存访问控制寄存器中有一个控制位(FLASH_ACR[3])可以选择这种工作方式。
4 M- k' F* s; W: d2 u
注意：当使用了预取缓冲器和 AHB 时钟的预分频系数不为 ’1’ 时，不能使用半周期访问方式。
# u: L& M4 d7 b
( Z4 T+ K+ |9 ?' B" X" ]6 v$ s9 G
1 J0 B# u4 E& M, K3 p+ Q