01、时钟系统介绍


8 @; N" {; ~; F2 [
▲时钟系统专业名词缩写

, y1 v+ S$ O) p) N- I+ Q
/ h6 @- ?: S' _' D* J8 u时钟系统关键组成部分

01 内部高速时钟(HSI)

HSI时钟信号可以通过内部16MHZ的RC振荡器产生，可以直接用于系统时钟或者用于PLL输入。
% A/ z1 R+ {7 X% }7 T) O  W
HSI的RC振荡器的优势是：在最小成本(没有外部器件)情况下提供一个时钟源。它的启动速度要比HSE晶体振荡器更快，但是即使校准频率后，它的精度仍然小于外部晶体振荡器或陶瓷谐振器。

$ ^3 G3 f% ]" ]6 y2 x. F6 V02 外部高速时钟(HSE)

外部高速时钟信息(HSE)可以通过两个时钟源产生：
$ [3 \9 [2 U+ ^. V
) \' l) k/ i% E: R- H+ [① 外部晶体/陶瓷谐振器

② 外部用户时钟
% I, l% r/ E% m; A1 Y


▲两种时钟源接入示意图
4 z& g; i( U) U0 k
- K/ v8 ?: d4 O/ F3 T; L5 Q1 Q03 主锁相环时钟(PLL)
$ n9 c: E1 D( x0 o
2 `7 X6 i4 L9 q* Q( uSTM32F2xx具有两个PLL

① 主要的PLL通过HSE或HSI提供时钟，并且有两个输出时钟；

② 专用的PLL(PLLI2S)被用于产生一个精确的时钟去实现高质量音频效果在I2S接口；
) d0 i1 M: p9 J. L$ F4 }
9 l9 ?  Y6 U. V8 E$ v* l, u

HSE/M*N/P得到PLL时钟
7 _" H' v& i! G3 P- A
0 ~$ x5 n2 M$ E! |5 W, Z% t. |6 c关于PLL锁相环说明



1 Q) O3 m  j- c. q& C: p& x从1处输入，3处输出是1的N倍。

3处除以N又作为输入，当1和2的频率一样，就锁定了。(之所以图上是xN,因为从2看向3的)
) y, Y' c: H; M; }
6 K+ k+ z0 ^; Z- t9 d* P04 低速外部时钟(LSE)

LSE是一个32.768KHZ低速外部晶振或陶瓷谐振器。

它的优点：提供低速但是高精度时钟给RTC外设，为时钟/日历或其他时间应用。
% r# N: I" }5 ?7 O1 G4 @1 r9 b
05低速内部时钟(LSI)
4 k7 p- s3 T0 J; ^- q: {2 r
) [+ m) i3 Q! B7 ALSI RC作为一个低速时钟源，它可以运行在停止和待机模式中给独立看门狗(IWDG)和自动唤醒(AWU)。它的时钟频率在32MHZ左右。
9 O* L. K$ u6 p* k" K; J( `2 h
( B0 v! _7 m& o02、代码分析
时钟初始化代码在system_stm32f2xx.c文件中，大部分时候我们不需要修改时钟代码的，各个总线的频率我们可以在文件头看到。
7 E; Z2 |& n% n& t5 n& L
' f# h1 ]" ]2 ?0 _: w5 E$ S; w

1. =============================================================================
   
2.   *=============================================================================
   $ g$ L, w1 Y5 i& s$ |& e
3.   *        Supported STM32F2xx device revision    | Rev B and Y
   
4.   *-----------------------------------------------------------------------------
   
5.   *        System Clock source                    | PLL (HSE)
   
6.   *-----------------------------------------------------------------------------
   : W* s, O4 ^! S2 s& p7 j
7.   *        SYSCLK(Hz)                             | 120000000
   . k1 ^* b; _: B7 c* O! A, G1 E* p+ z; r% K
8.   *-----------------------------------------------------------------------------
   ; d# F- ]- `+ u+ G2 e5 F0 M
9.   *        HCLK(Hz)                               | 120000000
   
10.   *-----------------------------------------------------------------------------
    - g9 g7 s0 C6 C5 @1 \1 S, Y
11.   *        AHB Prescaler                          | 1
    
12.   *-----------------------------------------------------------------------------
    
13.   *        APB1 Prescaler                         | 4
    
14.   *-----------------------------------------------------------------------------
    
15.   *        APB2 Prescaler                         | 2
    
16.   *-----------------------------------------------------------------------------
    
17.   *        HSE Frequency(Hz)                      | 25000000
    6 |: F9 r$ ~6 g* s7 r+ |
18.   *-----------------------------------------------------------------------------
    
19.   *        PLL_M                                  | 25
    
20.   *-----------------------------------------------------------------------------
    
21.   *        PLL_N                                  | 240
    $ [1 n# q3 y- g1 y# w
22.   *-----------------------------------------------------------------------------
    ' \" x. H5 J) q8 G3 W, {% i
23.   *        PLL_P                                  | 2
    ( |* i9 U8 ?" B4 h- y
24.   *-----------------------------------------------------------------------------
    ; C  F7 Q. D  |6 Z. O
25.   *        PLL_Q                                  | 5
    7 w- P' j. z7 [. t0 S# l
26.   *-----------------------------------------------------------------------------
    ) n' p* K4 `7 Y# @
27.   *        PLLI2S_N                               | NA
    
28.   *-----------------------------------------------------------------------------
    
29.   *        PLLI2S_R                               | NA
    ( Q. z7 a+ n' p8 }' F3 ?& H
30.   *-----------------------------------------------------------------------------
    
31.   *        I2S input clock                        | NA
    
32.   *-----------------------------------------------------------------------------
    
33.   *        VDD(V)                                 | 3.3
    
34.   *-----------------------------------------------------------------------------
    
35.   *        Flash Latency(WS)                      | 3
    
36.   *-----------------------------------------------------------------------------
    
37.   *        Prefetch Buffer                        | ON
    5 v; P6 N" X2 Z  S
38.   *-----------------------------------------------------------------------------
    
39.   *        Instruction cache                      | ON
    
40.   *-----------------------------------------------------------------------------
    
41.   *        Data cache                             | ON
    9 X  s: C4 |8 @: N# N
42.   *-----------------------------------------------------------------------------
    ! E* Z- d5 t% T' }9 J* {
43.   *        Require 48MHz for USB OTG FS,          | Enabled
    
44.   *        SDIO and RNG clock                     |
    + V# U9 @" G; Q: Z2 K' R0 {/ x! [
45.   *-----------------------------------------------------------------------------
    % F) g" G& B0 j5 C! Z" f: y' n
46.   *=============================================================================
    & N: C, k) B4 C9 R- B  v+ Z4 W3 i
47.   ******************************************************************************
    

复制代码

在文件开始定义的有系统时钟频率的全局变量SystemCoreClock，其他地方需要时钟频率，可以直接使用该变量。

1. uint32_t SystemCoreClock = 120000000;

复制代码

时钟配置从SystemInit函数执行，调用SystemInit的在汇编文件中startup_stm32f2xx.s（Keil编译环境）。
' q7 J/ I* v3 ~. E1 Z! z

1. IMPORT  __main
   ! ]; `6 W0 R7 M, B4 ]
2.     LDR     R0, =SystemInit
   6 J# K- S4 {9 w6 S9 l! E
3.     BLX     R0
   . L/ x8 M* W$ S+ S
4.     LDR     R0, =__main
   2 c( s/ o8 [6 ?$ [+ C0 J  u
5.     BX      R0
   
6.     ENDP

复制代码

在这里说明一下文档版本的问题：
% O% @- Y3 t# n( t
) k- L7 s, u; I9 o' v
6 V( I1 o1 L9 O0 A9 f
. ^9 {- d- Q5 ?# O▲STM32F20X_User_manual的V7版和V8版对比图

' c+ M& J5 D' [上述两图的区别是系统最大时钟从120MHZ变成了168MHZ，我的理解是同样是STM32F20X，ST由于技术进步或其他，使得新版STM32F207芯片超频支持168MHZ。
/ P; U4 ^) f' }& z  N% O
- t4 W3 I* B- [- G在线预览地址：

2 D  b/ L1 P% _$ W# ~+ k下面我们主要分析SystemCoreClock的120M时钟怎么从一个外部25MHZ的HSE得到的。
- m# `  G( b. s( `


我们要从25MHZ的外部时钟得到120M的系统时钟，需要上图中标注的重要4点：
0 J6 z( y$ Q+ C
+ {3 \: l' G; P9 Y. {/ }6 v1、使能HSE
( E6 W! w& ~+ w  T& Q
2、选择HSE作为主PLL的输入时钟

3、主PLL倍频后得到120MHZ时钟
2 X0 n" l! T& F" G5 u# j
4 A( @7 z" N: k' ~: `! d6 l4、系统时钟选择主PLL时钟输出作为系统时钟
$ o. u$ O6 Z6 q* P* g
! P8 w% r% v- j$ D我们找到对应的代码
3 |" p! M" S0 A) M8 W
+ u8 V$ p. Z7 Q; F4 C6 `* ]  1、使能HSE

1. /* Enable HSE */
   " ?  m8 H6 w* g" c6 h
2. RCC->CR |= ((uint32_t)RCC_CR_HSEON);

复制代码

4 ~9 M8 ~; U/ H6 ~- w1 |# z在RCC_CR寄存器(RCCclock control register RCC时钟控制器)中，有打开HSE的控制位
7 F/ z# g5 z- R. x% a& r

2、选择HSE作为主PLL的输入时钟

1. /* Configure the main PLL */
   & f, f3 S5 u' }3 p( }( o
2. RCC->PLLCFGR = PLL_M | (PLL_N << 6) | (((PLL_P >> 1) -1) << 16) |
   & J( r8 W$ o. I$ g3 B+ q" _
3.                    (RCC_PLLCFGR_PLLSRC_HSE) | (PLL_Q << 24);

复制代码

RCC_PLLCFGR_PLLSRC_HSE就是配置HSE作为主PLL的输入时钟
1 ]$ @* E0 e! ^7 Y
  3、主PLL倍频后得到120MHZ时钟
0 C2 N0 ?+ R& ?7 d, t

1. /* Configure the main PLL */
   ! }3 R) f; K& k1 l3 |- v8 j$ i  R
2. RCC->PLLCFGR = PLL_M | (PLL_N << 6) | (((PLL_P >> 1) -1) << 16) |
   
3.                    (RCC_PLLCFGR_PLLSRC_HSE) | (PLL_Q << 24);

复制代码

4、配置主PLL作为系统时钟的输入时钟

1. /* Select the main PLL as system clock source */
   # W5 A" G" y# V' D" q
2. RCC->CFGR &= (uint32_t)((uint32_t)~(RCC_CFGR_SW));
   
3. RCC->CFGR |= RCC_CFGR_SW_PL

复制代码

$ U+ e- l7 V& H7 L8 Y# U* q5 j0 ~对于主PLL的配置寄存器，在RCC_PLLCFGR寄存器中有说明

; G* w. i" z9 c! t$ P1 F

' N& z( J: p4 S% Z" T整理后得知f(out)=f(in)* N / M / P

1. /* PLL_VCO = (HSE_VALUE or HSI_VALUE / PLL_M) * PLL_N */
   $ V, ~2 L% z' Q/ d6 n, Q2 `6 q
2. #define PLL_M      25
   
3. #define PLL_N      240
   
4. /* SYSCLK = PLL_VCO / PLL_P */
   2 [$ D1 K6 R& I6 o2 e" _
5. #define PLL_P      2

复制代码

这样就获得了120M时钟
, U$ T) X% }' G: s$ }' m
注意：

' I- b; `: S4 t! X

PLL_M大于等于2且小于等于63



PLL_N大于等于64且小于等于432
: w' ~4 G2 u4 r/ W" @6 i* [


PLL_P只能是2、4、6、或8
/ E6 k: G6 S/ T3 @2 y$ d) T
但2对应0，4对应1，6对应2，8对应3。

ST并没有使用if或case语句判断，因为对应的数据除以2减去1就是寄存器这两位的值，所以可以按照下面这样写，这种写法值得我们学习。

1. (((PLL_P >> 1) -1) << 16)

复制代码

其他外设的时钟配置时

1. /* HCLK = SYSCLK / 1*/
   
2. RCC->CFGR |= RCC_CFGR_HPRE_DIV1;
   
3. /* PCLK2 = HCLK / 2*/
   
4. RCC->CFGR |= RCC_CFGR_PPRE2_DIV2;
   
5. /* PCLK1 = HCLK / 4*/
   6 D! o) I# o, M6 Q& S' g& N) w. G
6. RCC->CFGR |= RCC_CFGR_PPRE1_DIV4;

复制代码

03、备 注
时钟中断


2 f7 \% j# Y1 W, M5 v
可以配置外部晶振出错时的中断，还有RCC中断，因此我们可以在外部时钟出问题时，切换为内部时钟，不至于整个系统挂掉。具体见ST给的官方代码。

无源晶振不起振

没有程序，无源晶振是不起振的，需要配置RCC时钟控制寄存器的HSEON位打开或关闭HSE振荡器。具体可以看之前的文章《晶振原理解析》。
6 U/ X# z. ^6 C& @. f
. v, @  {! q. \3 W' m; l 关于APB和PCLK

. _$ t4 l( M; Y5 Z& i2 y6 K8 u: FF207是时钟图没有显示PCLK1和PCLK2，应该就是APB1和APB2

应该指的是一个PCLK应该是PeripheralClock的简称，看F105手册
8 r& C- u; t# y, t- p2 Z

! J* n" u, j# [, I+ a. |  X4 T
, S) r$ U& X5 I3 K. h, S% y