01. 系统架构
+ |, e  r' ?3 {8 a主系统由 32 位多层 AHB 总线矩阵构成，可实现以下部分的互连：
- H' F( f- r# Z1 e8 P● 八条主控总线：
— Cortex™-M4F 内核 I 总线、D 总线和 S 总线
1 O1 F6 v  B& o* B— DMA1 存储器总线
$ k; S8 w  I; p0 U— DMA2 存储器总线
: }) M9 b' x  D% B& h— DMA2 外设总线
) a0 G4 r8 e3 v  V. ~  D6 `! U" h: J— 以太网 DMA 总线
— USB OTG HS DMA 总线
& M6 G7 [& _3 j( S. ~● 七条被控总线：
— 内部 Flash ICode 总线
( J' L5 X" Z/ w% i0 c& [4 j— 内部 Flash DCode 总线
. X. ?0 V: ^  n, w— 主要内部 SRAM1 (112 KB)
— 辅助内部 SRAM2 (16 KB)
! K6 {* P. y1 ~/ \6 P— 辅助内部 SRAM3 (64 KB)（仅适用于 STM32F42xxx 和 STM32F43xxx 器件）
6 A# e- o' M- _! B" s+ h3 g/ K) b5 Q- q— AHB1 外设（包括 AHB-APB 总线桥和 APB 外设）
! R, Q- u% ^0 K$ P— AHB2 外设
4 i! }! c. ]- _3 ?— FSMC

9 R) \; p) h* P& n0 U借助总线矩阵，可以实现主控总线到被控总线的访问，这样即使在多个高速外设同时运行期间，系统也可以实现并发访问和高效运行。


注意:
, _7 @8 h& M) c0 T7 R64 KB CCM （内核耦合存储器）数据 RAM 不属于总线矩阵（请参见图 1 ： STM32F405xx/07xx和 STM32F415xx/17xx 器件的系统架构和图 2 ： STM32F42xxx 和 STM32F43xxx 器件的系统架构）。只能通过 CPU 对其进行访问。
2 r* t+ s  N: ]! {$ N3 n# N

02. 总线架构图
1 p8 p. Y# ^; C" d2 Y" p0 D9 \3 B% G) l
0 E4 W5 f( j. J. A
8 d/ ^! W6 n+ E: u$ h& a6 x# F6 Y

( u, B2 u+ T- n( |3 K03. 总线详解
3.1 S0 ：I 总线此总线用于将 Cortex™-M4F 内核的指令总线连接到总线矩阵。内核通过此总线获取指令。此总线访问的对象是包含代码的存储器（内部 Flash/SRAM 或通过 FSMC 的外部存储器）。
. K0 v- M: F4 {3 e" d( R6 H

3.2 S1 ：D 总线
此总线用于将 Cortex™-M4F 数据总线和 64 KB CCM 数据 RAM 连接到总线矩阵。内核通过此总线进行立即数加载和调试访问。此总线访问的对象是包含代码或数据的存储器（内部Flash 或通过 FSMC 的外部存储器）。
" G# @8 p: E* M- ]4 x  \

" O$ b. q; b) P( I8 z- I3 F6 ~& u' Q! N3.3 S2 ：S 总线
此总线用于将 Cortex™-M4F 内核的系统总线连接到总线矩阵。此总线用于访问位于外设或 SRAM 中的数据。也可通过此总线获取指令（效率低于 ICode）。此总线访问的对象是112 KB、64 KB 和 16 KB 的内部 SRAM、包括 APB 外设在内的 AHB1 外设、AHB2 外设以及通过 FSMC 的外部存储器。
$ B" l7 O# G1 @$ t3 h, y! a
8 ^- i- W' m+ R( _- Q+ c( L
9 b! W  [! ^/ k% n, w3.4 S3 、S4 ：DMA 存储器总线
此总线用于将 DMA 存储器总线主接口连接到总线矩阵。DMA 通过此总线来执行存储器数据的传入和传出。此总线访问的对象是数据存储器：内部 SRAM（112 KB、64 KB、16 KB）以及通过 FSMC 的外部存储器。
) k/ Z' Q6 Y+ d" @- o1 U3 a! @# \! r

3.5 S5 ：DMA 外设总线
此总线用于将 DMA 外设主总线接口连接到总线矩阵。DMA 通过此总线访问 AHB 外设或执行存储器间的数据传输。此总线访问的对象是 AHB 和 APB 外设以及数据存储器：内部SRAM 以及通过 FSMC 的外部存储器。

2 F, P7 G  o6 p2 w# A& ]! E
* l0 c% H3 z, Q: N. G3.6 S6 ：以太网 DMA 总线
此总线用于将以太网 DMA 主接口连接到总线矩阵。以太网 DMA 通过此总线向存储器存取数据。此总线访问的对象是数据存储器：内部 SRAM（112 KB、64 KB 和 16 KB）以及通过FSMC 的外部存储器。

5 k0 p, A4 G( _" z7 F# L
7 @9 t/ G% k- j1 Z3.7 S7 ：USB OTG HS DMA 总线
6 Q5 |0 G8 v1 d$ t" ~此总线用于将 USB OTG HS DMA 主接口连接到总线矩阵。USB OTG DMA 通过此总线向存储器加载/存储数据。此总线访问的对象是数据存储器：内部 SRAM（112 KB、64 KB 和 16 KB）以及通过 FSMC 的外部存储器。


3.8 AHB/APB 总线桥 (APB)
借助两个 AHB/APB 总线桥 APB1 和 APB2，可在 AHB 总线与两个 APB 总线之间实现完全同步的连接，从而灵活选择外设频率。

每次芯片复位后，所有外设时钟都被关闭（SRAM 和 Flash 接口除外）。使用外设前，必须在 RCC_AHBxENR 或 RCC_APBxENR 寄存器中使能其时钟。

总线矩阵用于主控总线之间的访问仲裁管理。仲裁采用循环调度算法。

) E5 u. S& x0 a  ?

' K7 o6 x! {9 D, u9 Z