01. 系统架构
" Q+ Z& b: A" V, K0 V- ]主系统由 32 位多层 AHB 总线矩阵构成，可实现以下部分的互连：
$ j+ x: i- ]7 G4 }3 d  c+ V0 O● 八条主控总线：
— Cortex™-M4F 内核 I 总线、D 总线和 S 总线
— DMA1 存储器总线
5 i6 S5 W4 p5 S- l3 E— DMA2 存储器总线
— DMA2 外设总线
— 以太网 DMA 总线
— USB OTG HS DMA 总线
● 七条被控总线：
— 内部 Flash ICode 总线
1 a& {+ ^6 H3 H5 V% w/ F$ o— 内部 Flash DCode 总线
/ }; s- b. ?2 k/ `  M— 主要内部 SRAM1 (112 KB)
5 L2 ~/ E+ W# u: K— 辅助内部 SRAM2 (16 KB)
: W1 a- K& T* D% y/ }% h— 辅助内部 SRAM3 (64 KB)（仅适用于 STM32F42xxx 和 STM32F43xxx 器件）
  _1 w) y$ I; A' d9 v+ x— AHB1 外设（包括 AHB-APB 总线桥和 APB 外设）
5 R1 C! m4 w( h— AHB2 外设
3 ^5 t1 ]  }7 E# O5 Z1 C2 ~! Z# N— FSMC

; U9 O% w+ v% l1 c: p, p$ v  p5 d借助总线矩阵，可以实现主控总线到被控总线的访问，这样即使在多个高速外设同时运行期间，系统也可以实现并发访问和高效运行。

( S& F! ~% j6 |4 b6 }  C9 e
注意:
64 KB CCM （内核耦合存储器）数据 RAM 不属于总线矩阵（请参见图 1 ： STM32F405xx/07xx和 STM32F415xx/17xx 器件的系统架构和图 2 ： STM32F42xxx 和 STM32F43xxx 器件的系统架构）。只能通过 CPU 对其进行访问。

- s2 a- l& G6 {" Z" X
02. 总线架构图
: E: R! p* u3 k) m8 ?" j5 t3 K
" r! Y. n- ~4 V0 _; D8 K; z
) |3 d# i! u4 y4 H" p& O
/ ]3 U5 `2 N0 Z" l& l. A1 {
03. 总线详解
8 U/ ]6 S1 s! r3.1 S0 ：I 总线此总线用于将 Cortex™-M4F 内核的指令总线连接到总线矩阵。内核通过此总线获取指令。此总线访问的对象是包含代码的存储器（内部 Flash/SRAM 或通过 FSMC 的外部存储器）。

8 }3 Q9 g7 H; B% {* g: H5 Q
3.2 S1 ：D 总线
此总线用于将 Cortex™-M4F 数据总线和 64 KB CCM 数据 RAM 连接到总线矩阵。内核通过此总线进行立即数加载和调试访问。此总线访问的对象是包含代码或数据的存储器（内部Flash 或通过 FSMC 的外部存储器）。

- s- g- S2 n- s* h
3.3 S2 ：S 总线
此总线用于将 Cortex™-M4F 内核的系统总线连接到总线矩阵。此总线用于访问位于外设或 SRAM 中的数据。也可通过此总线获取指令（效率低于 ICode）。此总线访问的对象是112 KB、64 KB 和 16 KB 的内部 SRAM、包括 APB 外设在内的 AHB1 外设、AHB2 外设以及通过 FSMC 的外部存储器。
) l# A$ y: M+ c" ]. c  `

! B1 g5 b# r* p3.4 S3 、S4 ：DMA 存储器总线
7 l+ e5 w+ u, Z) G此总线用于将 DMA 存储器总线主接口连接到总线矩阵。DMA 通过此总线来执行存储器数据的传入和传出。此总线访问的对象是数据存储器：内部 SRAM（112 KB、64 KB、16 KB）以及通过 FSMC 的外部存储器。
: B, S9 }: y: k1 p7 {2 L
; [/ p7 G0 D- D1 f: s/ T# t
, g1 E: D2 M) i) w% S& I5 K+ r3.5 S5 ：DMA 外设总线
! y) r" x7 X+ x此总线用于将 DMA 外设主总线接口连接到总线矩阵。DMA 通过此总线访问 AHB 外设或执行存储器间的数据传输。此总线访问的对象是 AHB 和 APB 外设以及数据存储器：内部SRAM 以及通过 FSMC 的外部存储器。


3.6 S6 ：以太网 DMA 总线
此总线用于将以太网 DMA 主接口连接到总线矩阵。以太网 DMA 通过此总线向存储器存取数据。此总线访问的对象是数据存储器：内部 SRAM（112 KB、64 KB 和 16 KB）以及通过FSMC 的外部存储器。


  k* Q# ?4 d8 E8 s" z, [: a0 J: |3.7 S7 ：USB OTG HS DMA 总线
. c6 H; R- E- Y0 n9 T% I3 q/ x+ V此总线用于将 USB OTG HS DMA 主接口连接到总线矩阵。USB OTG DMA 通过此总线向存储器加载/存储数据。此总线访问的对象是数据存储器：内部 SRAM（112 KB、64 KB 和 16 KB）以及通过 FSMC 的外部存储器。
8 x+ t' Z) P( Z6 f* F4 Q3 d. D
9 q+ j) B2 C) \2 x( A" l% ^9 `
3.8 AHB/APB 总线桥 (APB)
( O- u, f3 m! m2 s  O借助两个 AHB/APB 总线桥 APB1 和 APB2，可在 AHB 总线与两个 APB 总线之间实现完全同步的连接，从而灵活选择外设频率。
" x8 J" |7 t3 J* J3 A
6 R/ c; Q$ q6 G5 g! ?每次芯片复位后，所有外设时钟都被关闭（SRAM 和 Flash 接口除外）。使用外设前，必须在 RCC_AHBxENR 或 RCC_APBxENR 寄存器中使能其时钟。

1 Z" [, v2 u; ^+ c! r& _2 O总线矩阵用于主控总线之间的访问仲裁管理。仲裁采用循环调度算法。


7 t9 t7 o% I- y, X
1 E2 A9 {; b; u- `/ F0 ?- @, @" p0 f