请选择 进入手机版 | 继续访问电脑版

你的浏览器版本过低,可能导致网站不能正常访问!
为了你能正常使用网站功能,请使用这些浏览器。

【经验分享】STM32F4系统架构

[复制链接]
STMCU小助手 发布时间:2022-6-10 19:52
01. 系统架构$ ~: k1 k9 [% G3 \- K% R* u1 q
主系统由 32 位多层 AHB 总线矩阵构成,可实现以下部分的互连:
" e, ?. m. }0 t0 i  [; K6 }/ s● 八条主控总线:
3 E) c$ v* S! }& O— Cortex™-M4F 内核 I 总线、D 总线和 S 总线* e# c- Q2 j2 t
— DMA1 存储器总线
) W/ ?& V9 u3 o— DMA2 存储器总线: \- x5 D7 u3 i1 ^: p& o
— DMA2 外设总线& y1 \/ X8 {  d- V+ U2 K
— 以太网 DMA 总线
* u% g& p2 c8 V9 |— USB OTG HS DMA 总线
$ \, j& O7 M4 }8 |● 七条被控总线:7 ^4 p! K+ e/ J0 |
— 内部 Flash ICode 总线
3 ~9 m" A8 i; n' F9 n- b/ ~— 内部 Flash DCode 总线0 ?3 v3 _/ v4 v) }  g$ I1 {" N
— 主要内部 SRAM1 (112 KB)2 E! v' M: H; O. _2 x6 ~
— 辅助内部 SRAM2 (16 KB)$ v+ W/ P% J, D4 f/ {$ V5 X
— 辅助内部 SRAM3 (64 KB)(仅适用于 STM32F42xxx 和 STM32F43xxx 器件)
- h& o) P+ _5 H- c6 J— AHB1 外设(包括 AHB-APB 总线桥和 APB 外设); l1 T8 B0 Q' M( M' P
— AHB2 外设/ Y, s  i8 b/ L2 H( R8 u# ~) |
— FSMC/ m% o1 Y' z2 B& J7 s

9 `. u/ E/ f( w" {) Y% u借助总线矩阵,可以实现主控总线到被控总线的访问,这样即使在多个高速外设同时运行期间,系统也可以实现并发访问和高效运行。
) O) y* y( `5 O1 t# x" W/ ?$ D# J# @% _

4 ^4 x5 A  P' B5 V' _: i. J2 {8 N注意:6 r5 ?# z$ e& s! {- w( T
64 KB CCM (内核耦合存储器)数据 RAM 不属于总线矩阵(请参见图 1 : STM32F405xx/07xx和 STM32F415xx/17xx 器件的系统架构和图 2 : STM32F42xxx 和 STM32F43xxx 器件的系统架构)。只能通过 CPU 对其进行访问。
5 K, ]; H& n: t% L: {
; `) z: v7 o1 r  t

. X2 ]3 Y7 g- r8 X# a: ^02. 总线架构图

# T& E1 U8 }9 \* c  o- ?3 ]0 T" O" r3 [' x; {# p5 C
_LPF%@TF~P_HA9`)UTX7S7I.png
% v9 w# F  S' C$ a, V9 Y3 d) S
) H0 B4 o- n3 [6 \% V, k
' n! k2 H& E; c5 @5 Z+ G
03. 总线详解

$ Q- r0 A1 Y3 d. F( x6 \3.1 S0 :I 总线
此总线用于将 Cortex™-M4F 内核的指令总线连接到总线矩阵。内核通过此总线获取指令。此总线访问的对象是包含代码的存储器(内部 Flash/SRAM 或通过 FSMC 的外部存储器)。
. z& j$ F5 q% Z% x& W
8 f( P; Q% l6 w. T4 P

/ x+ E- P" E. D. c3.2 S1 :D 总线
3 n( ]5 |* J% `9 ?3 t4 ]此总线用于将 Cortex™-M4F 数据总线和 64 KB CCM 数据 RAM 连接到总线矩阵。内核通过此总线进行立即数加载和调试访问。此总线访问的对象是包含代码或数据的存储器(内部Flash 或通过 FSMC 的外部存储器)。
$ j* N- k) ]3 M; I! ~# r: [3 P- A& o- G* P  J0 X% r

1 j2 @; V: ^# W- Q' X3.3 S2 :S 总线

" P6 G) M6 W4 P此总线用于将 Cortex™-M4F 内核的系统总线连接到总线矩阵。此总线用于访问位于外设或 SRAM 中的数据。也可通过此总线获取指令(效率低于 ICode)。此总线访问的对象是112 KB、64 KB 和 16 KB 的内部 SRAM、包括 APB 外设在内的 AHB1 外设、AHB2 外设以及通过 FSMC 的外部存储器。. h- N( o2 Q; C/ X' Z1 M
% Y9 m0 t: y& A4 H' B" ~! A
: D2 h" Q# [9 _. w8 |( ]: c
3.4 S3 、S4 :DMA 存储器总线" X& U! V3 L% K# }+ X" C* q9 `: q
此总线用于将 DMA 存储器总线主接口连接到总线矩阵。DMA 通过此总线来执行存储器数据的传入和传出。此总线访问的对象是数据存储器:内部 SRAM(112 KB、64 KB、16 KB)以及通过 FSMC 的外部存储器。
% `* E# H$ `  a/ J' J: L+ L8 c- K" r
# d8 V: X+ W5 @. |, w; p% g3 P+ u
* `/ e/ a, X, j. w
3.5 S5 :DMA 外设总线
) a9 i& P& y' b/ }# W9 x此总线用于将 DMA 外设主总线接口连接到总线矩阵。DMA 通过此总线访问 AHB 外设或执行存储器间的数据传输。此总线访问的对象是 AHB 和 APB 外设以及数据存储器:内部SRAM 以及通过 FSMC 的外部存储器。
- F: i$ n( a( z+ b+ s, q
, N7 U, M$ ?, m1 ^' x; y$ f* D

' [, m8 D- U- {3.6 S6 :以太网 DMA 总线
( o- j( f( p& _+ i/ C6 K3 f; F此总线用于将以太网 DMA 主接口连接到总线矩阵。以太网 DMA 通过此总线向存储器存取数据。此总线访问的对象是数据存储器:内部 SRAM(112 KB、64 KB 和 16 KB)以及通过FSMC 的外部存储器。2 D' ?" h3 K3 T  q8 N4 X* G
& p  S' x1 k; F: M/ h5 A( V# x+ e

. ]4 L  y- n2 J* A4 P0 e3 D" @3.7 S7 :USB OTG HS DMA 总线
8 b% [* R" B* ?3 o& r: [' A0 p' Z$ A
此总线用于将 USB OTG HS DMA 主接口连接到总线矩阵。USB OTG DMA 通过此总线向存储器加载/存储数据。此总线访问的对象是数据存储器:内部 SRAM(112 KB、64 KB 和 16 KB)以及通过 FSMC 的外部存储器。8 S' ]/ v  a1 b3 N

' A4 m4 I. f5 W5 K; G
, J, j3 g8 f6 E1 a
3.8 AHB/APB 总线桥 (APB)8 {! d1 R: {9 e0 h2 |( @
借助两个 AHB/APB 总线桥 APB1 和 APB2,可在 AHB 总线与两个 APB 总线之间实现完全同步的连接,从而灵活选择外设频率。4 a; ]5 i) ^) k  L6 e: N: c

' Y5 l! s- C( A; T2 P4 a% @每次芯片复位后,所有外设时钟都被关闭(SRAM 和 Flash 接口除外)。使用外设前,必须在 RCC_AHBxENR 或 RCC_APBxENR 寄存器中使能其时钟。7 D# `, {' i" d! ]1 C

: [8 e. ?& L; B3 r总线矩阵用于主控总线之间的访问仲裁管理。仲裁采用循环调度算法。; s8 r4 h- Q/ z3 U5 c
" e: ~. K1 }9 p3 e

+ ^1 X- m! y* {$ C! T8 Q4 e+ Z# }3 m+ [( m: a) v% M7 M% L9 b
收藏 评论0 发布时间:2022-6-10 19:52

举报

0个回答
关于意法半导体
我们是谁
投资者关系
意法半导体可持续发展举措
创新和工艺
招聘信息
联系我们
联系ST分支机构
寻找销售人员和分销渠道
社区
媒体中心
活动与培训
隐私策略
隐私策略
Cookies管理
行使您的权利
关注我们
st-img 微信公众号
st-img 手机版