CubeMx生成的stm32f013vet6设备的对于SDIOCLK频率设置的宏定义与手册里面对不上

[复制链接]

XvSenfeng 提问时间：2024-1-8 19:13 / 已解决

问答
是否解决:	已解决

在手册里面有SDIO adapter clock (SDIOCLK = HCLK)

当HCLK设置为72MHz的时候进行配置SDIO_CK, 通过寄存器SDIO_CLKCR的位7:0(CLKDIV)进行设置, 在不使用旁路时钟的时候, SDIO_CK=SDIOCLK/[CLKDIV+2], 应该是对72MHz进行分频

但是CubeMX生成的代码里面默认的参数是对48MHz进行分频

在文件stm32f1xx_ll_sdmmc.h文件里面的这两个宏定义是针对48MHz

这里的48MHz是怎么来的?

并且在进行初始化的时候会使用到这一个宏, 如果时钟是72MHz的话会超过限制的最大400KHz的频率,导致出现问题

赞收藏评论6 发布时间：2024-1-8 19:13

6个回答

XvSenfeng 最优答案回答时间：2024-1-11 21:59:40

这个宏定义应该确实是有问题的, 这是ST公司的工程师的回答

Re: Is there a bug in STM32CubeMX about SDIOCLK? - STMicroelectronics Community

赞 0 评论

butterflyspring 回答时间：2024-1-9 09:53:05

这个是由协议定好的，在手册里有介绍。
所以DATASHEET 也限制了数据传输的最大频率48MHZ.

STM32F103 SDIO CLK.PNG

赞 0 评论

XvSenfeng 回答时间：2024-1-9 11:37:56

butterflyspring 发表于 2024-1-9 09:53
这个是由协议定好的，在手册里有介绍。
所以DATASHEET 也限制了数据传输的最大频率48MHZ.</p>
<p>

我理解的是按照协议这个时钟设置的频率不应该大于48MHz, 但是按照手册SDIOCLK=HCLK这一个等式的话他的时钟频率是可以达到72MHz的, 因此在实际计算的时候还是应该按照72MHz进行计算, 我没有在手册里面发现如果这个时钟频率大于48MHz的时候会被自动降低为48MHz, 所以协议上规定的低于48MHz应该是人为进行控制的

请问我这个理解在哪里有问题?

赞 0 评论

butterflyspring 回答时间：2024-1-10 17:11:21

你的理解没有问题，供给这个外设的时钟是可以到72MHZ。
手册是根据协议限定了外设输出数据的时钟最大48M.

那个定义是默认缺省值，按照48MHZ安全选定的，它其实是一个中间初始化设定值。
最终外设设定值是用户配置传给函数的内容，所以不影响。

赞 0 评论

XvSenfeng 回答时间：2024-1-11 13:47:07

butterflyspring 发表于 2024-1-10 17:11
你的理解没有问题，供给这个外设的时钟是可以到72MHZ。
手册是根据协议限定了外设输出数据的时钟最大48M.

[md]我认为这个宏定义会有影响是因为在调用HAL_SD_Init函数以后它里面会调用HAL_SD_InitCard函数, 这个函数的主要作用是他会产生SD卡的一系列初始化使用到的命令(也就是400KHz的情况), 在这个函数的开始位置会进行通信频率的设置, 这时候使用的不是用户提供的分频值, 而是我认为有问题的那一个

并且用户不能直接修改