你的浏览器版本过低,可能导致网站不能正常访问!
为了你能正常使用网站功能,请使用这些浏览器。

【经验分享】STM32F7 MPU笔记

[复制链接]
STMCU小助手 发布时间:2021-12-12 21:00
MPU(内存保护单元)
: O" T. _9 d8 w6 z% A1. 前言
( C$ a! `* i  W" G( @在跟项目过程中,使用的F7和H7两个芯片,在用FSMC和FPGA通信时,由于其CACHE的原因,导致数据一直出错,后来通过加入MPU顺利解决此问题。因此,去学习了一下MPU,在此记录下学习的笔记,可能有理解错误的地方,欢迎指出。
& S% |2 T1 z4 b参考:
; ^  M* e) c: _2 _' u% I, W* CSTM32F7中文参考手册.pdf1 G0 t9 j+ o; M
STM32F7编程手册.pdf" ]+ B: N' h" J: H- e) e" A
STM32 MPU说明.pdf5 G. H/ n: t# v
Cortex M3权威指南(中文).pdf6 @6 r9 q1 _7 n2 |
STM32F7开发指南-寄存器版本_V1.0.pdf
. n! f" N, j3 M0 [2 D
8 D2 v4 Q$ o& ?/ {" @( f; z2. 操作模式和特权级别! @5 ~7 `( n1 p6 M+ x0 r
详情------Cortex M3权威指南(中文).pdf-----chpt02
: G5 {9 A- e+ D0 `7 x& H7 R6 P5 L$ s7 k  R5 Q1 F6 p
2.1操作模式$ I9 e( }6 Z! f3 u8 f
Handler模式:异常服务相关的代码# q6 C9 t/ F/ N7 V2 A
线程模式:普通应用相关的代码
! }7 W" U: G# u3 J+ b个人理解是如中断服务程序的代码与正常执行的代码。+ ~  [0 N/ ^+ Z( u" g# X/ j( u
: q) f6 S* E$ Q* B; O
2.2 特权级别
$ F+ S. x& y  a* f) ~5 O分:a.特权级 b.用户级
0 i8 w0 F# z. F. D/ R区别在于对存储器的访问权限不同,特权级相当于管理员权限,除了MPU限制的区域外其他都可以访问,而并不是所有区域都对用户级开放。
% e( ~. Y7 s  P
" k. ~( B' G& Q  R8 l+ \2.3 联系+ B5 h/ `- u8 e
20191228150751310.png

  _: L1 u4 V4 U$ E# V' L
8 i. R! M" V1 d/ }7 a$ N) W) L/ a/ A正常执行的应用程序代码,对特权级和用户级开放;但是异常代码如中断服务程序,仅能对特权级开放。6 Y* q/ I) ~0 E/ J. W

) Y& O) [  b# s5 l. n# x
20191228150918107.png

" @# s8 A7 q$ E: l( v* d! _4 K2 v) O, m+ T
如图:当产生异常时要去执行异常代码,执行完成返回到断点。而无论在用户级还是特权级线程模式下,即使是用户级,在进入handler代码时也会暂时被提升到特权级模式,因为handler模式不能被用户级访问。# d& H% z! D  w4 W
特权级可任意访问,包括切换到用户级,仅需要修改CONTROL寄存器即可。, o1 A9 T' A  N4 ~4 j
但是用户级切换到特权级不同,需要先申诉(执行SVC指令,触发该异常,进入异常服务代码),由于异常服务代码中是特权级模式,因此可以任意修改CONTROL寄存器,这样才能将用户级----转换---->特权级。+ n( s$ v  j, Y

9 d% O8 i$ i( e3 j$ C% H3. MPU
9 s+ d7 w, @# B- n- i% H% VMemory Protect Uint-----内存保护单元( R9 _0 Y' L; q/ g/ s
1 G# {  F4 o, ]* ~
3.1 作用
1 ]& _  P! a: M* l' N/ l+ x参考了以上的PDF,大致说了以下的作用。: @+ \. Q; r; H# i9 z9 J
$ W7 K3 L2 I( u6 t
20191228154605163.png
1 G1 N) O) v* w# H: T3 U
' n4 L' b) J! I- R3 a7 d0 X
其实更多给我的理解是:通过MPU对存储器的某些区域进行属性设置,设置其对特权级/用户级开放,可读可写/只读/只写、禁止访问、全访问、支持/禁止CACHE、缓冲等等的属性,通过MPU管理存储器,不至于某块内存被非法访问、数据破坏、CACHE等等。2 W5 g1 f. \) y' }3 F

' ]4 L: G' j7 T) ?; l4 s3.2 REGION(区)! ]' W% [: G6 p9 C  k* Q: ]
STM32F7支持8个区,也就是说,MPU控制器通过8个区来管理存储器。
& n! e9 d/ W5 P4 h, H% W如果8个区不够,每个区都可以再细分为8个子区。大概理解图如下8 ~- i7 c( c/ S1 ~5 S

* u" d( h* b' ]( D6 f2 [5 P
2019122815582658.png
% K( A4 i* X# D; J) t. U; `4 N: t
0 P% a' @; {4 H; H/ g+ y& ?
背景区
" ]* q! ~) e8 P* c6 ^# ]背景区,即没有被设置到MPU管理区的其他所有地址,背景区只能被特权级访问。否则出现MemManage异常,如果开了MemManage,会进入MemManage中断服务程序。/ W1 M- D4 z9 g/ o% f% o
6 c8 Y- ~! [& H2 G
3.3 MPU寄存器

3 k. u0 l# H/ J. z5 OM3权威指南中的MPU寄存器: C6 `, c, P( ?2 h: V
, {& b. r7 \! d8 ^' `, o
20191230094650359.png

& [4 v3 [1 S) I. y, D3 D# L( d# L  A- `5 z9 L% G
原子教程中的寄存器6 A" w  z% {" d: E  D
+ |0 h! M6 f6 F* W
20191230094823372.png

9 f$ f7 K. `" n( J. h3 S8 i% R( E
M7 MPU手册2 C, b( v$ n( m" i
9 T) Y4 C7 I- D/ E: c: {$ z- H
20191230100630574.png
. t, T5 V! ?% e  W- f# k6 h$ P3 ~9 s2 k# a
" |" A: D; g7 N( E3 u7 X
MDK工程中MPU控制器的寄存器
, R" t2 D  P9 s7 Z2 S( r" N0 H. X
6 B" `* L- V* k9 J8 U0 K2 z
20191230094954114.png
% ^1 e' r$ y3 C% J4 J
* v5 @$ n3 N. K
其中
6 ]2 u3 p" E7 x" `
  1. #if (__MPU_PRESENT == 1U)
    * f! \/ {! v8 v. B
  2.   #define MPU_BASE          (SCS_BASE +  0x0D90UL)                    /*!< Memory Protection Unit */) Q- P1 i4 K7 C1 K/ C8 f2 `) A5 L
  3.   #define MPU               ((MPU_Type       *)     MPU_BASE      )   /*!< Memory Protection Unit */
    4 s/ R4 y; t3 o8 w( N, I9 p
  4. #endif
    / v" f' u2 P6 B  l/ T, u9 B% C# _
  5. ) X3 |# M4 M( p0 K% ^5 L
  6. 8 d; E3 ~5 s) x: Q+ D8 ~
  7. #define SCS_BASE            (0xE000E000UL)                            /*!< System Control Space Base Address */
复制代码

. B2 j) ^! l2 ^' T4 G) \: D& Q( n可以看出MPU指向0xE000ED90,并结合MPU_Type类型,可以推算出,其每个寄存器的地址,都和M3权威手册中的寄存器对得上,因此放心操作。
0 x+ e" G; \4 ~8 k3 \  w0 v% n
5 }$ P+ [7 A5 C1 n1 YMPU 控制寄存器(CTRL)
3 S  C+ }! k3 Q3 \
# G. R6 `( Q, Y9 q
20191230100816571.png
, _( G: r1 `: ^# |; u* g

3 g1 A& t7 v5 S仅三个位有效
1 S& ?5 E# G5 n/ fPRIVDEFENA:配置为1,特权级能访问背景区,用户级不行,而配置为0,仅能访问REGION区,其他都会出错,包括属于背景区的区域。9 l$ W- u# v2 i/ d9 e+ m
HFNMIENA:用于在NM1或者FAULT中断关闭MPU" I' D4 P7 x' j! H& H" u9 e4 e
ENABLE:使能
% |" i8 V4 ]  L: [
+ c+ v5 q# t9 F8 S1 A) U* Z编号寄存器(RNR)
6 r( P: h2 ~+ g: r# K! H- X5 m
* [, C& v* p' J5 I
20191230101328822.png

3 [4 P& z) V# W' D7 U% n4 u3 ]% x
" H4 ]- U) _3 K( m( t% M$ H- D配置每个区时要先写该寄存器,MPU控制器就知道在配置哪个区。比如要配置REGION 1,需要向RNR寄存器写入一个1;配置好后需要配置REGION5,仍向RNR写入5。
8 x( \4 l! `' |# S1 n: E9 N1 ]
2 t& J, R# C  n' F& g, B9 hMPU 基地址寄存器(RBAR)
/ Q1 C+ H% z; T" n1 [, I) z( y' [1 u
20191230101535603.png

- A" t3 N9 r/ B% ]* |( d) h, _7 c: ?8 ~- _+ d
一般不适用VALID位和REGION位,这两位的意思是覆盖RNR里面的值,也就是这两个的值才是我们正在配置的REGION,RNR不生效。
9 n" \* I2 E# f; [, _5 x3 S1 R: O; e- a- u0 I
ADDR:配置MPU某个REGION管理的存储器的基地址,要求是----需要该地址需要是REGION大小的整数倍,比如REGION1设置为64K,那么ADDR的值需要如0X0001 0000、0X0002 0000等,0X0001000065536/102464K刚刚好. F- w6 q. P2 t! b8 r$ [* q3 C& ~
! z  F- s& a8 E6 N
MPU 区域属性和容量寄存器(RASR)
3 |2 u. L- N7 j; _8 C; h- m3 ~6 O7 V" b8 }9 Q
20191230103223269.png
7 ], e) I1 f& \% t: A4 b$ w

4 y5 z; w) {0 v: b0 IXN:设置的REGION区管理范围是否允许取指
4 N% ^& W. J4 V# U$ TAP:基本是6种形式。; Z0 @: E% E7 Q( G" {- s0 _) {( v

5 z$ M$ Z" N) M9 B7 D
20191230103426788.png

4 f. ?  L3 }. h& W1 n- r' u0 |" A6 C! O! r' R( U/ z
分别是:全禁止(任何级别不可读写),只特权可读可写,用户级不可写,任何级别可读可写,只特权只读,只读。% O% O4 E7 K7 T) r  x( n' i* c
TXE,C,B,S
9 ~, N+ ?& h& {$ N- H. _
3 ?' L% x! K2 |* z) R4 c( W
20191230103747475.png
: Z1 ]2 U7 u' z$ j. p

9 j* n: x1 f8 h
20191230103850819.png
7 q: Y& d, A' b+ W' ~! y3 ~

2 _) U1 n0 P3 b0 }/ b( j" ^- C6 ?8 }其中:
0 |: a1 C8 k. A+ {3 a, ]强序-------------按照程序一条指令一条指令顺序执行。
: {3 G: I% j1 I共享------------一块内存可同时被多个设备访问,比如两个DMA同时访问某个区域。( }( k5 t9 w! t2 u0 @0 |
缓冲------------类似有个缓冲器,但是要考虑是否有数据缓冲的阈值,未验证。& q4 c: {$ B) y7 }1 t/ T8 y; Y
缓存-----------CACHE,有命中和MISS,可能造成数据不一致,但是效率较快。
) `# c/ b& |- S. x& ~7 P写回-----------CPU更新到CACHE,仅当需要丢弃时CPU将数据更新到主存,期间数据不一致。
) C/ Z1 G3 N+ q! G* P+ ~: X写通-----------CPU更新数据时,CACHE和主存都更新。
$ d; J, z" I8 |& `1 c# ^1 \
* l7 F. Y. ^/ e- u; i1 ~! Z$ A注意/ H$ b4 Q: _# A5 k0 _
M3权威指南中,P195,需要SHCSR使能MEM中断。6 [! [; \2 n, h+ x1 n
6 G6 \/ L$ Q0 t% Q" _! N
20191230105312512.png

% |4 O* @3 U" d2 U  z# X$ h, O, ~6 ^
3.3 相关代码
1 Q) @9 ]2 F. I7 j. ^3 }' {
初始化,将SRAM 0X20002000设置为128字节,不可共享/缓冲/CACHE,且只能特权级读; ]1 V) g: ?* m/ w) b0 m% Q* M3 L

5 y% q( B( r: P& d- \9 N6 Z. q
  1. /**************************
    * l. b/ h( ~$ @4 p" r
  2.         名称:STM32F7_MPU_INIT
    1 B$ B9 j4 I/ J  z! R; `
  3.         功能:MPU初始化7 J0 B" M0 i3 F0 ^
  4.         参数:无
    6 X- ^' M  J1 Z/ _% D5 N
  5.         返回值:无
    7 l; \* u2 Y" U% B9 ?  z/ \/ Q
  6. ***************************
    / s/ T4 {. n  j2 I$ N
  7. */
    3 S% {+ L1 C9 {& L
  8. void STM32F7_MPU_INIT(void)
    7 i" W* Y: T2 K. i0 F7 A
  9. {$ x5 g7 _+ _1 F7 C6 j
  10.                 u8 i = 0;4 r& J$ m1 I7 t: W
  11.                 u32 rasr = 0;0 J6 C- y; |) U
  12.                 " f5 W* }: G) V# t
  13.                 STM32F7_MPU_DISABLE();                // 关闭MPU        , J8 T7 a- k. i
  14.                 //MPU->CTRL &= ~(1<<2);                        // 背景区7 w7 I- k- t2 V$ E" u. }
  15.                 MPU->CTRL |= (1<<2);                        // 背景区- R& L8 P5 M; B0 {7 w, p
  16.                 MPU->CTRL &= ~(1<<1);                        // 不强制除能MPU( q! a$ K1 X! m, S2 i. |+ M
  17.                 MPU->RNR &= ~(0X7<<0);                // 配置哪个区,只有低3位有效
    7 X0 E. t! s! S/ p
  18.                 MPU->RNR |= ((0)&(0X7));        // 使用1区
    ; r- g4 L" |0 s! {' ^0 p
  19.                 MPU->RASR=0;                                                        // RASR清0$ t! o) i7 H' B: T1 q
  20.                 MPU->RBAR&=~(0X1F);                                // 不认可region位3 b6 H5 f' n  C# J: p+ }4 t6 g
  21.                 MPU->RBAR|=0X20002000;                // 地址0x20020000
    / W+ S& g4 F- x5 ?
  22.                 rasr &= ~(1<<28);                        // XN : 1禁止取指  0允许取指2 Q* t7 j( b1 m5 C0 V+ X! T
  23.                 //rasr |= (1<<28);                        // XN : 1禁止取指  0允许取指
    ( N$ J  H( x7 b6 Y2 F' J
  24.                 rasr &= ~(0X7<<24);        // AP:101只读& L& A* n4 O# U' ~
  25.                 rasr |= (5<<24);
    8 I6 x  {! N& b7 D+ K7 r
  26.                 rasr &= ~(0X7<<19);        // TEX:001  C:0 B:0  S:0  片内外不可缓存型内存3 z4 U7 X4 V; R1 D) W" k1 G
  27.                 //rasr |= (1<<19);
    / B0 _6 h7 ~  ^& F! x8 y% }
  28.                 rasr &= ~(7<<16);
    & T  M& U1 ~2 Q: S3 n. p
  29.                 //rasr |= (1<<16);% ~% @) d0 n1 X/ Y
  30.                 rasr &= ~(8<<8);                        // 不使用子区域/ v$ |; O# ?7 f7 v1 G
  31.                 rasr &= ~(0X1F<<1);        // 64K = 2^(15+1)
    8 b7 K; h# X% m
  32.                 rasr |= (6<<1);9 C9 ^& E4 o3 F! U% e
  33.                 rasr|= (1<<0);                        // 使能该区, Q$ U% @% |) n, K& n
  34.                 MPU->RASR = rasr;
    ! X* }$ p  e% {
  35.                 // 使能MPU
    : k( S# ]& j  [7 B
  36.                 SCB->SHCSR|=1<<16;                //使能MemManage
      D1 w* p0 T- {  X  F9 u
  37.                 MPU->CTRL |= (1<<0);
    % K' u4 w7 Y5 Y3 T. @- G9 ^
  38. }
复制代码
$ |6 k: e; ^, C( |/ J
测试,写入一个值,即进入MEM中断
- G0 U2 `# y0 F6 V0 z" F+ L% a. U4 w8 n" f: ]
  1. u32 mpu_test __attribute__((at(0X20002000)));
    5 V- Q( }; E7 @9 c" r
  2. void MPU_Test(void), ^9 i: d0 o* g* R$ x; z
  3. {- K! T& d6 T: d. o$ F3 O
  4.                 u8 key = 0;' u3 Q; M% r/ A# T
  5.                 key = KEY_Scan(1);
    + h6 h8 E/ [6 @, f% Y0 }7 v
  6.                 if (key!=0)* h1 _: u* y% ^/ L9 \
  7.                 {
    ( Q' Y1 b! A" u2 O. d9 {" ]) Y
  8.                                 mpu_test = 20;  X: d& i5 Y2 E7 ^" R0 Q+ v
  9.                 }
    6 B% S9 Y1 I0 k
  10. }$ d, Z$ P3 N; Q9 j  K
复制代码

' t" l1 L: y: _& ^8 Y' m
8 f- I/ _$ w, F( o" l
& R* E' K8 ~+ a/ X
收藏 评论0 发布时间:2021-12-12 21:00

举报

0个回答
关于
我们是谁
投资者关系
意法半导体可持续发展举措
创新与技术
意法半导体官网
联系我们
联系ST分支机构
寻找销售人员和分销渠道
社区
媒体中心
活动与培训
隐私策略
隐私策略
Cookies管理
行使您的权利
官方最新发布
STM32Cube扩展软件包
意法半导体边缘AI套件
ST - 理想汽车豪华SUV案例
ST意法半导体智能家居案例
STM32 ARM Cortex 32位微控制器
关注我们
st-img 微信公众号
st-img 手机版