你的浏览器版本过低,可能导致网站不能正常访问!
为了你能正常使用网站功能,请使用这些浏览器。

【经验分享】STM32F7 MPU笔记

[复制链接]
STMCU小助手 发布时间:2021-12-12 21:00
MPU(内存保护单元)( W9 ]4 {' s, y1 q" I2 A
1. 前言4 M4 Z8 s, V- L; C5 s6 Z
在跟项目过程中,使用的F7和H7两个芯片,在用FSMC和FPGA通信时,由于其CACHE的原因,导致数据一直出错,后来通过加入MPU顺利解决此问题。因此,去学习了一下MPU,在此记录下学习的笔记,可能有理解错误的地方,欢迎指出。
8 ?! H4 d/ L: u' P" N" E5 y9 n2 C参考:! |$ K- G7 E4 h# b7 e
STM32F7中文参考手册.pdf
# S2 A3 X3 f: }9 L2 T/ E. PSTM32F7编程手册.pdf, i/ y+ g  X) Q
STM32 MPU说明.pdf
& E. K4 N' m- \9 ICortex M3权威指南(中文).pdf
0 v3 N9 ^! {* \! R) z' `' @9 ?STM32F7开发指南-寄存器版本_V1.0.pdf( _; }/ ^: x* {' @  r6 ^! Z
' p1 N: j* D0 [4 b9 d
2. 操作模式和特权级别& c8 w4 g) q. U+ a/ F
详情------Cortex M3权威指南(中文).pdf-----chpt02
) Z/ r' X. ^) \  W% `, W: j
3 F  Z2 @% b( Y$ L7 B! f% o% A2.1操作模式
8 `: V8 h& E( {6 x" sHandler模式:异常服务相关的代码
! @! d9 O. W6 A线程模式:普通应用相关的代码1 G4 ~3 n9 \7 v- v
个人理解是如中断服务程序的代码与正常执行的代码。- o1 Y7 O) x, V$ `% b! G( s
  p; b& ~# `, [" t5 q7 _
2.2 特权级别1 M; b+ q9 Z; ~4 H5 |# `. e2 w
分:a.特权级 b.用户级8 D* T3 s* O  I* u3 |; z9 p
区别在于对存储器的访问权限不同,特权级相当于管理员权限,除了MPU限制的区域外其他都可以访问,而并不是所有区域都对用户级开放。
4 u+ x' t, W6 A6 N9 h, w3 l
. T" x: y, [$ Z& l4 N% t* i6 Z2.3 联系+ a" v2 r  I( I& }
20191228150751310.png
/ k- s3 N0 \4 L9 e9 T

& P9 p/ D% I* }/ p# \+ ^3 V+ L1 o& [正常执行的应用程序代码,对特权级和用户级开放;但是异常代码如中断服务程序,仅能对特权级开放。  Z& H! k; I. N1 g3 N

' r; ?2 j/ `( _& m6 U4 y
20191228150918107.png
# R$ l8 u' t; v/ L1 ?
7 `3 d) S' ^% `# x# c# S3 q
如图:当产生异常时要去执行异常代码,执行完成返回到断点。而无论在用户级还是特权级线程模式下,即使是用户级,在进入handler代码时也会暂时被提升到特权级模式,因为handler模式不能被用户级访问。* `$ c3 Y) _5 k3 x) n3 n/ r- \& ^
特权级可任意访问,包括切换到用户级,仅需要修改CONTROL寄存器即可。
' x* o" b+ f+ u) o# O! ]) I但是用户级切换到特权级不同,需要先申诉(执行SVC指令,触发该异常,进入异常服务代码),由于异常服务代码中是特权级模式,因此可以任意修改CONTROL寄存器,这样才能将用户级----转换---->特权级。
$ ?+ _/ d1 V! ?/ E2 U- E! S# ?7 x' L" u6 H
3. MPU
) Y1 v6 e' {( k7 b. hMemory Protect Uint-----内存保护单元
3 C$ z  P- K) ]& q0 B
% v: _0 f! z( `: n3.1 作用
4 _2 Q8 W& b3 A. j* }参考了以上的PDF,大致说了以下的作用。
) ^' J; Z+ E$ x; c+ F' G7 y! ?6 E# q" F' N
20191228154605163.png
' N6 F" S# m+ o( A/ V" J

* n1 M" H. O  K5 {7 w其实更多给我的理解是:通过MPU对存储器的某些区域进行属性设置,设置其对特权级/用户级开放,可读可写/只读/只写、禁止访问、全访问、支持/禁止CACHE、缓冲等等的属性,通过MPU管理存储器,不至于某块内存被非法访问、数据破坏、CACHE等等。0 q+ l5 P3 H  `. e; p9 q6 U
. U/ T/ Z9 {6 u5 S7 I' j) ]2 e! G
3.2 REGION(区)3 X9 M: L/ G, c9 W
STM32F7支持8个区,也就是说,MPU控制器通过8个区来管理存储器。; k5 r! C- v) a2 v3 f6 @
如果8个区不够,每个区都可以再细分为8个子区。大概理解图如下
1 f8 H$ ^2 K5 h& W3 f: A- L( ?+ u9 T  U% M1 c; I# @
2019122815582658.png
$ u% i$ R9 \/ t5 h1 V. j! {

! v* v. K0 W" {# M( G背景区
5 p  d, a' f1 x9 i: v背景区,即没有被设置到MPU管理区的其他所有地址,背景区只能被特权级访问。否则出现MemManage异常,如果开了MemManage,会进入MemManage中断服务程序。2 J7 A& A( \* r
$ v0 D; w+ |% L- X
3.3 MPU寄存器
' p0 I% g$ k2 k2 V- }
M3权威指南中的MPU寄存器" U  D) A* X* r: R1 n3 @
# ?8 Q3 x! X2 j. U* A
20191230094650359.png
! G4 d' D; w1 E: L& G) a

4 ]+ J: x  A2 z) R/ Y& ~原子教程中的寄存器
3 ]( H1 }5 E+ F9 o9 y- x# L) G3 `1 D5 q* R' M1 m
20191230094823372.png
5 L9 z2 A. B$ a  `0 @
7 ~" z* p* U  h$ V. D* u4 Z
M7 MPU手册
1 H0 `7 ]* F- P6 v; h' {9 b  ?. c& \: `, X: |, b3 T
20191230100630574.png
' u2 Q3 K$ l2 x: N, w: v) A' L

! ]" v1 K4 r. W' T' t9 FMDK工程中MPU控制器的寄存器+ a, o& d* o4 Y2 s' l2 m
3 b, T: Q/ d! X4 }; {7 |) t" |1 I
20191230094954114.png

5 {# _  n9 p" B. C8 ~) m2 }& u2 U: F0 s2 Q* f2 r* C; }7 D0 s. `, h. r
其中
9 c# c: |. T  s7 D/ k, w7 ?8 W
  1. #if (__MPU_PRESENT == 1U)+ T2 Y- Y, {. ~+ Q/ P
  2.   #define MPU_BASE          (SCS_BASE +  0x0D90UL)                    /*!< Memory Protection Unit */
    ! H8 k1 C( M+ X3 t3 K
  3.   #define MPU               ((MPU_Type       *)     MPU_BASE      )   /*!< Memory Protection Unit */& y3 e  b; t2 W' R+ c0 I: t
  4. #endif# r6 p5 |3 l2 `. K4 f  g
  5. 0 _% `' J6 `! k
  6. 1 c  K3 r. u. M; ^0 Z# i$ {
  7. #define SCS_BASE            (0xE000E000UL)                            /*!< System Control Space Base Address */
复制代码

3 J1 U4 |5 m! a3 Z4 l; \: M可以看出MPU指向0xE000ED90,并结合MPU_Type类型,可以推算出,其每个寄存器的地址,都和M3权威手册中的寄存器对得上,因此放心操作。3 m& }* F6 @1 @
& e* V) X4 C% a7 u8 s/ s4 t
MPU 控制寄存器(CTRL)
3 p" b4 C2 `; Z5 e4 b8 o: K# I0 M# z* _% d) A$ y
20191230100816571.png

9 Q( D5 K; ?5 j$ g% f8 J
' K6 `" x8 j9 [3 z7 Q2 n仅三个位有效, v+ _8 N" C0 G6 p
PRIVDEFENA:配置为1,特权级能访问背景区,用户级不行,而配置为0,仅能访问REGION区,其他都会出错,包括属于背景区的区域。
0 `: `# L7 i8 a3 }+ Q' f* W! vHFNMIENA:用于在NM1或者FAULT中断关闭MPU$ t* H6 ~  m6 Q+ I! }* A# n$ k
ENABLE:使能
4 X7 k5 G$ S8 Q+ R; d
8 l: Z; T9 m: ]& ^3 m编号寄存器(RNR)
/ w4 p* Z) y9 r9 p* D  r$ q
7 n& k: ?; N' A+ v$ ]$ ?) N
20191230101328822.png
+ ~  d" i: f- ^1 I: k& u) d
/ C" \% L7 }. Z7 [* B) v0 C" V3 A9 n" d1 I
配置每个区时要先写该寄存器,MPU控制器就知道在配置哪个区。比如要配置REGION 1,需要向RNR寄存器写入一个1;配置好后需要配置REGION5,仍向RNR写入5。( @. [/ H" I4 p9 E% B
/ n* d* r) ~7 a" I# e
MPU 基地址寄存器(RBAR)
( Q/ O1 x, W& T3 S5 j) B) O4 R8 X; E% t" s
20191230101535603.png

/ f: D3 h  t+ ?0 R5 d& W0 H/ H; d& c; s# l6 Z2 g  B' w
一般不适用VALID位和REGION位,这两位的意思是覆盖RNR里面的值,也就是这两个的值才是我们正在配置的REGION,RNR不生效。: a0 {9 B! ^0 A! c, b" Q
" l; Z9 @" {6 H
ADDR:配置MPU某个REGION管理的存储器的基地址,要求是----需要该地址需要是REGION大小的整数倍,比如REGION1设置为64K,那么ADDR的值需要如0X0001 0000、0X0002 0000等,0X0001000065536/102464K刚刚好0 G, V( g9 q! i3 S
& s5 f' u$ |: @* s
MPU 区域属性和容量寄存器(RASR)
  i5 ~: O! Y7 f4 A
( x$ ]' Y! u: H& O7 {' d* ^
20191230103223269.png
2 {4 u; r; z* c% Q+ g0 z2 ^1 G; B/ I

, H$ v: R) B% K& O* ^3 e; }XN:设置的REGION区管理范围是否允许取指
: m/ c7 O7 D$ I: MAP:基本是6种形式。
* Y9 q8 x' t3 q5 K. ~' I) p/ s3 t9 R- Q
20191230103426788.png
+ {  [" v' Q/ p- e& J5 i
8 ~2 ?8 r; D: S5 W* B7 O/ j
分别是:全禁止(任何级别不可读写),只特权可读可写,用户级不可写,任何级别可读可写,只特权只读,只读。2 j1 t6 H% y" T" A: ]( i
TXE,C,B,S9 b. X% P; w8 ^, b; z0 h( U

3 o* H6 H5 r1 O
20191230103747475.png
1 j% z. J* ]2 ?/ h+ i( H% ?

; o9 L0 y; e" Y2 |  y1 d
20191230103850819.png

% o4 E+ V3 q- n) U. |% `* e% ]8 t& y; v5 r8 T
其中:
- H% l! g" _; a& F, R+ t# }0 j, T强序-------------按照程序一条指令一条指令顺序执行。2 J# v9 p: u/ X: E
共享------------一块内存可同时被多个设备访问,比如两个DMA同时访问某个区域。
0 p$ z6 h/ S6 o9 |) k4 ?7 ?缓冲------------类似有个缓冲器,但是要考虑是否有数据缓冲的阈值,未验证。
) g* Q- @' M) U) l, M) n缓存-----------CACHE,有命中和MISS,可能造成数据不一致,但是效率较快。5 R/ V+ F& P' f0 o5 l3 X
写回-----------CPU更新到CACHE,仅当需要丢弃时CPU将数据更新到主存,期间数据不一致。0 ~8 R! }9 u8 i! c
写通-----------CPU更新数据时,CACHE和主存都更新。8 @( t- K$ l5 G# V% x
, k! l8 p% {& T
注意
0 v( F+ ~! z3 M* a1 n; v7 `' e! LM3权威指南中,P195,需要SHCSR使能MEM中断。  m: p7 l" x8 u0 H
1 w% E4 s2 q, `( H. j: ?
20191230105312512.png
# K0 V7 D# s. Q& }) e- U; w  l

$ |1 u# @8 x& q  I- g( W) W% S+ K3.3 相关代码
/ T* J" _0 P( y
初始化,将SRAM 0X20002000设置为128字节,不可共享/缓冲/CACHE,且只能特权级读" g0 S2 o( E5 q. I
) c3 k5 o7 o' }+ F' T2 q3 Q2 ]
  1. /**************************7 H/ a7 E+ |. c, j" r
  2.         名称:STM32F7_MPU_INIT
      s' k* B6 u& I2 x" e
  3.         功能:MPU初始化
    & H% Y8 @3 f  C! b4 r# `! E+ R
  4.         参数:无% `: F/ X; j( f' l
  5.         返回值:无
    1 ~! D2 ~! i3 v" Q/ s; X
  6. ***************************1 i# A7 d5 {# z4 d/ h0 p4 n4 D4 A
  7. */
    $ `- z) h8 p$ N5 g- v  `
  8. void STM32F7_MPU_INIT(void)
    9 E0 E) S4 e; r3 c& I  R
  9. {, d: ?5 V' t1 y+ f0 I1 B
  10.                 u8 i = 0;9 |' {7 C4 |# S9 z1 w* o5 V3 G) K
  11.                 u32 rasr = 0;5 U+ d" ~1 @. H! O
  12.                 $ o# V( n& Y' d0 n
  13.                 STM32F7_MPU_DISABLE();                // 关闭MPU        
    ; A/ ]1 b: ]7 k) n9 F
  14.                 //MPU->CTRL &= ~(1<<2);                        // 背景区
    : ?4 z+ n3 T" B% F
  15.                 MPU->CTRL |= (1<<2);                        // 背景区/ R5 |% P3 q- h, z  L7 z
  16.                 MPU->CTRL &= ~(1<<1);                        // 不强制除能MPU+ Z0 O& y  q! D+ ]: v& N6 I
  17.                 MPU->RNR &= ~(0X7<<0);                // 配置哪个区,只有低3位有效
    $ g- z; S- D2 L/ Q; N
  18.                 MPU->RNR |= ((0)&(0X7));        // 使用1区" I& d0 q6 E% {+ T
  19.                 MPU->RASR=0;                                                        // RASR清04 M' J7 m' l& }. T& u1 a6 A
  20.                 MPU->RBAR&=~(0X1F);                                // 不认可region位
    # F6 z; p1 q' ]. I4 d* c
  21.                 MPU->RBAR|=0X20002000;                // 地址0x200200003 K* K  M$ g, H6 t/ G% p. x
  22.                 rasr &= ~(1<<28);                        // XN : 1禁止取指  0允许取指* S2 Q% N: ~; {; Q$ f2 p* u
  23.                 //rasr |= (1<<28);                        // XN : 1禁止取指  0允许取指
    $ ?- Y1 Q* v6 e* J) G6 h
  24.                 rasr &= ~(0X7<<24);        // AP:101只读) }+ D$ H. z/ M
  25.                 rasr |= (5<<24);
    / B, w: c  Z& C0 Q+ |
  26.                 rasr &= ~(0X7<<19);        // TEX:001  C:0 B:0  S:0  片内外不可缓存型内存- A" @' i1 r7 i$ p
  27.                 //rasr |= (1<<19);
    ( [( T7 W; \# S1 u! O
  28.                 rasr &= ~(7<<16);- |' c8 h: _* P
  29.                 //rasr |= (1<<16);5 R) {2 H$ d$ P2 g" R
  30.                 rasr &= ~(8<<8);                        // 不使用子区域
    0 G" p- a2 B# W, K! q& _
  31.                 rasr &= ~(0X1F<<1);        // 64K = 2^(15+1)
    2 u6 t9 I" N- W! d
  32.                 rasr |= (6<<1);
    2 k2 B" `9 M' Z
  33.                 rasr|= (1<<0);                        // 使能该区3 Y/ |0 U/ c. \- ~1 M
  34.                 MPU->RASR = rasr;% C1 O  Z, E2 p
  35.                 // 使能MPU
    ' @3 _9 M/ W1 x0 V- N
  36.                 SCB->SHCSR|=1<<16;                //使能MemManage
    0 V$ y" m  ~3 _  O9 f
  37.                 MPU->CTRL |= (1<<0);& Z3 C- @+ I4 u3 P" S6 _
  38. }
复制代码

4 Z: t4 U8 m6 d' ^, G9 G; ~( S测试,写入一个值,即进入MEM中断
! J0 u8 A- u( e9 T5 X) ?: u" `3 ]# B" X1 Q! m+ S$ r. v- S
  1. u32 mpu_test __attribute__((at(0X20002000)));
    ( c% F2 ^/ H. c$ w  E, p
  2. void MPU_Test(void)) R7 y$ E' p# _& e' ?+ H7 g% ?
  3. {
    + B# O: _  T+ y
  4.                 u8 key = 0;+ s6 x/ G. V+ S5 k% D  {/ N
  5.                 key = KEY_Scan(1);) _' ]; I: M0 A: A
  6.                 if (key!=0)
    - L1 h8 z% R2 }) ^
  7.                 {2 j5 R% U' ~; x- n
  8.                                 mpu_test = 20;
    0 C, l1 f' q+ F$ J' U" z. `6 E
  9.                 }) C4 P; s( m) r9 i
  10. }
    " W# \: E% h: L+ s+ d: a( ^# T
复制代码
, F' i# [; f+ Z' k' j
! {3 g9 v( A: X8 l# h; Z) W7 O8 Q

# y% ?! a3 }' [. E# S, S
收藏 评论0 发布时间:2021-12-12 21:00

举报

0个回答

所属标签

相似技术帖

官网相关资源

关于
我们是谁
投资者关系
意法半导体可持续发展举措
创新与技术
意法半导体官网
联系我们
联系ST分支机构
寻找销售人员和分销渠道
社区
媒体中心
活动与培训
隐私策略
隐私策略
Cookies管理
行使您的权利
官方最新发布
人形机器人运动控制、感知与智能配电
半导体创新技术与应用方向
EE架构与软件定义汽车
12V/48V 汽车智能配电(SPD)
区域控制单元(ZCU)与分区架构
关注我们
st-img 微信公众号
st-img 手机版