25.1 初学者重要提示
  TCM : Tightly-Coupled Memory 紧密耦合内存 。ITCM用于指令，DTCM用于数据，特点是跟内核速度一样，而片上RAM的速度基本都达不到这个速度。
  特别注意本章25.5小节里面各块RAM的DMA操作问题。

25.2 各块RAM在总线中的位置
+ l% x- I* }. }这个知识点在前面章节做过介绍，本章再次梳理下这个知识点。
; N3 M) u$ X8 K! g8 p

9 X/ I. e. {; w
7 w! S/ Z6 k' @0 i  d. v这个图可以方便识别总线所外挂的外设，共分为三个域：D1 Domain，D2 Domain和D3 Domain。

1、  ITCM和DTCM

! t. Z* H; [9 \4 ~% K3 E# I. Q! [( ]7 C这两个是直连CPU的。
+ q/ O3 i2 V  O+ V! |  k; `# W
7 ]" H# z3 L+ ?/ l/ i2、  D1 Domain

D1域中的各个外设是挂在64位A**线组成6*7的矩阵上。
4 u6 M/ r8 i4 L$ G( m; t* p
  6个从接口端ASIB1到ASIB6
$ X1 e+ z3 L: E2 O4 ^3 |! I8 N外接的主控是LTDC，DMA2D，MDMA，SDMMC1，AXIM和D2-to-D1 AHB 总线。
1 p3 W+ _- ]$ ^+ E3 }1 Q% Q- C, z
  7个主接口端AMIB1到AMIB7
外接的从设备是AHB3总线，Flash A，Flash B，FMC总线，QSPI和AXI SRAM。另外AHB3也是由A**线分支出来的，然后再由AHB3分支出APB3总线。

3、  D2 Domain
7 @) G. D3 B* E8 P
D2域的各个外设是挂在32位AHB总线组成10*9的矩阵上。

3 a7 Z' s+ R) z  10个从接口
外接的主控是D1-to-D2 AHB 总线，AHBP总线，DMA1，DMA2，Ethernet MAC，SDMMC2，USB HS1和USB HS2。

  9个主接口
% Y9 M& T) U  Q7 v, \外接的从设备是SRAM1，SRMA2，SRAM3，AHB1，AHB2，APB1，APB2，D2-to-D1 AHB总线和D2-to-D3 AHB总线。

; n5 w7 G9 B8 J" m4、  D3 Domain

+ p1 s& G# W& H  |) D0 `D3域的各个外设是挂在32位AHB总线组成3*2的矩阵上。

3个从接口
外接的主控D1-to-D3 AHB总线，D2-to-D3 AHB总线和BDMA。

2个主接口
& X9 d6 J: _. n. v( @外接的从设备是AHB4，SRAM4和Bckp SRAM。另外AHB4也是这个总线矩阵分支出来的，然后再由AHB4分支出APB4总线
& w7 T2 }7 H* V8 o  `6 A# @
4 B; E) o* E/ {25.3 各块RAM特性
+ n" c% T1 Z) E: G) U各块RAM的特性对比如下，特别注意他们支持的最大速度和容量大小。

  TCM区
TCM : Tightly-Coupled Memory 紧密耦合内存 。ITCM用于运行指令，也就是程序代码，DTCM用于数据存取，特点是跟内核速度一样，而片上RAM的速度基本都达不到这个速度，所以有降频处理。

速度：400MHz。

7 [- j  S( z* Q9 A; H4 X0 uDTCM地址：0x2000 0000，大小128KB。
* }+ e! J# V# S
ITCM地址：0x0000 0000，大小64KB。
: |- F5 {# Z$ q9 T
  AXI SRAM区
位于D1域，数据带宽是64bit，挂在A**线上。除了D3域中的BDMB主控不能访问，其它都可以访问此RAM区。
0 U6 y6 t1 k3 r; |2 ^4 x" K
速度：200MHz。
( W' l7 ^* T) S. L$ ]
地址：0x2400 0000，大小512KB。
& a) |! `5 e1 i* t# D
用途：用途不限，可以用于用户应用数据存储或者LCD显存。

  SRAM1，SRAM2和SRAM3区
9 S2 `9 g$ m1 F0 d' }位于D2域，数据带宽是32bit，挂在AHB总线上。除了D3域中的BDMB主控不能访问这三块SRAM，其它都可以访问这几个RAM区。

速度：200MHz。
2 q) b2 n3 T) H' X. k
SRAM1：地址0x3000 0000，大小128KB，用途不限，可用于D2域中的DMA缓冲，也可以当D1域断电后用于运行程序代码。
* Q* u  X2 z) I8 W- |2 `: u
SRAM2：地址0x3002 0000，大小128KB，用途不限，可用于D2域中的DMA缓冲，也可以用于用户数据存取。
9 y3 \) U& H2 W4 H6 }$ t9 G
* Z- ?. p% l* e6 Y: mSRAM3：地址0x3004 0000，大小32KB，用途不限，主要用于以太网和USB的缓冲。

1 [; F( M5 q( J; S  SRAM4区
% n& _: }& Z+ ^5 I. J0 y+ T9 m位于D3域，数据带宽是32bit，挂在AHB总线上，大部分主控都能访这块SRAM区。

) O4 @- ?) X$ Y3 @- p) \速度：200MHz。
" w/ R# p! v9 t+ L& w. M/ |* A6 m- U
2 v* L+ n- ?2 Z9 W2 P/ @地址：0x3800 0000，大小64KB。

用途：用途不限，可以用于D3域中的DMA缓冲，也可以当D1和D2域进入DStandby待机方式后，继续保存用户数据。
8 [( q0 Q4 B( f- t' l
  Backup SRAM区
备份RAM区，位于D3域，数据带宽是32bit，挂在AHB总线上，大部分主控都能访问这块SRAM区。
+ x2 i9 T6 d! i# ~
速度：200MHz。
" [, \5 ?9 T1 n: x
: U/ k6 J7 E6 r& f. d$ i+ F9 d5 @. x地址：0x3880 0000，大小4KB。
" B+ B9 b2 [4 k+ l3 n7 t: s
( B5 H2 q- l  T' X用途：用途不限，主要用于系统进入低功耗模式后，继续保存数据（Vbat引脚外接电池）。
% H0 D' W; l9 q( N) W
25.4 各块RAM的时钟问题
6 R6 c1 B5 m/ h. S* _- w9 _正常情况下，系统上电后，CPU要访问的外设是需要使能对应的时钟位，但是下面这几个，CPU上电即可访问，而且芯片没有对应的寄存器使能位。

4 @5 w) v5 J+ ~) u
0 X  U; g% N5 j3 e# V也就是说AXI SRAM，SRAM4，ITCM和DTCM可以在上电后直接使用。而SRAM1，SRAM2，SRAM3是需要使能的，但是实际测试发现，不使能也可以正常使用。不过，建议用到时候开启下时钟，防止意想不到的问题发生。

0 x9 v! O( r. Y2 o. ]% x$ F对于V7板子配套的例子，在bsp.c文件的函数SystemClock_Config末尾做了个条件编译，大家可以根据需要来开启这三个时钟：

1 @$ j  r5 o/ k

1. #if 0
     F, ]" ]/ P8 f: O* e$ c3 \% r
2.         __HAL_RCC_D2SRAM1_CLK_ENABLE();
     l6 t+ S! @4 m2 w. H" ~7 e
3.         __HAL_RCC_D2SRAM2_CLK_ENABLE();
   
4.         __HAL_RCC_D2SRAM3_CLK_ENABLE();
   
5. #endif

复制代码

# M! {4 o9 Y# D, g" M25.5 各块RAM的DMA问题
. w, O( ]2 o; g了解这个问题之前，要先看下面的Bus Master总线主控端和Bus Slave设备端的控制互联：
* |$ M3 r) ^0 `* u
2 m; l* Q# D# z8 `& D4 G

! F3 S) v9 S& t. t' L% N" N
* T4 O- |5 J) I  加粗字体是64位总线（ITCM，DTCM，Flash A，Flash，AXI SRAM，FMC等），普通字体是32位总线。
2 C3 o  X! r2 k) |4 F# k8 u" B' |( R- I  访问通路（每个小方块里面的字符）
  o2 p6 Z. w! k5 x8 M    任何有数字的表示有访问通路。
6 |) L. i+ e7 k7 Q3 e- ^
    短横杠“-”表示不可访问。
5 a) ^( t" l5 v/ b6 _% r9 W
    有灰色阴影的表示有实用价值的访问通路。

+ l3 i7 u; S7 Y+ x  表格中具体数值所代表的含义
5 i. |* p! v- u" S* R  ^  t: ^9 F    D=direct,

7 U' f( F7 V2 I0 g    1=via AXI bus matrix,

    2=via AHB bus matrix in D2,

    3=via AHB bus matrix in D3,
8 a: x7 `9 @& ~* h# H  h
! X5 d9 q: `, P: Z  |0 E5 K+ A    4=via AHB/APB bridge in D1,
  `: y) U/ J8 Y
/ q5 H* C$ i6 w& T+ }$ Y    5=via AHB/APB bridge in D2,
( Z7 z) ?8 o) C$ _
$ @; U2 n# t6 `2 }( K+ v) v. q; S    6=via AHB/APB bridge in D3,

    7=via AHBS bus of Cortex-M7,
  W* V% K# \+ P$ U0 \3 J' a3 a( K* `8 t
. z9 b3 t" J+ l    多个数值组合 = 互连路径以数字的顺序经过多个矩阵或/和桥。

  总线访问类型
0 a0 ~/ W* M, R普通字体表示32位总线。

斜体表示32位总线主机端/ 64位总线从机端。

粗体表示64位总线。
( r# R3 q$ P; ^1 _" ~% B  L
通过这个总线互联图，要了解到下面三个重要知识点：

  DTCM和ITCM不支持DMA1，DMA2和BDMA，仅支持MDMA。
  AXI SRAM，SRAM1，SRAM2，SRAM3不支持BDMA，支持MDMA，DMA1和DMA2。
  SRAM4支持所有DMA，即MDMA，DMA1，DMA2和BDMA。
5 W: ~5 j' Z5 ~
5 }) C0 r: g* W2 I' Q! `. f6 q25.6 实际工程推荐的RAM分配方案
( j6 i. C, a2 W( }9 S1 C鉴于DTCM是400MHz的，而其它的RAM都是200MHz，推荐工程的主RAM空间采用TCM，而其它需要大RAM或者DMA的场合，使用剩余RAM空间。
, `6 X. P4 b% {' h; t2 m( z6 s) L
本教程配套的例子基本都是采用的这个方案，让TCM的性能得到最大发挥。

25.7 总结
9 [. R% h0 O2 ^* T本章节就为大家讲解这么多，通过本章节主要是为后面三个章节的学习做铺垫。
  w9 e2 s8 P. S+ W
- A( K' @, F+ g) P$ ]
# S; U$ w  N; g6 M& v% m5 W