25.1 初学者重要提示
  TCM : Tightly-Coupled Memory 紧密耦合内存 。ITCM用于指令，DTCM用于数据，特点是跟内核速度一样，而片上RAM的速度基本都达不到这个速度。
/ u. a" S6 [5 M* E! J6 J  特别注意本章25.5小节里面各块RAM的DMA操作问题。

: L! r& e# [6 X- k# T7 S& X8 A5 ?25.2 各块RAM在总线中的位置
这个知识点在前面章节做过介绍，本章再次梳理下这个知识点。

5 K6 U; K& Y1 ?* U7 M
这个图可以方便识别总线所外挂的外设，共分为三个域：D1 Domain，D2 Domain和D3 Domain。
2 A9 Z: y9 q  N3 g& a0 |" I. d
1、  ITCM和DTCM

9 c4 F7 w0 q: b# E; y9 n4 r这两个是直连CPU的。
, {( ]- w  h4 Q0 T  Y
/ N! T: q  E7 R# Q5 b9 ^0 p2、  D1 Domain

3 o4 F0 b2 q# M1 W" i) ^D1域中的各个外设是挂在64位A**线组成6*7的矩阵上。

  6个从接口端ASIB1到ASIB6
外接的主控是LTDC，DMA2D，MDMA，SDMMC1，AXIM和D2-to-D1 AHB 总线。

$ @% w# Y& k7 C" e, b# U! o+ u  7个主接口端AMIB1到AMIB7
- U/ E9 x1 G( U4 f& u外接的从设备是AHB3总线，Flash A，Flash B，FMC总线，QSPI和AXI SRAM。另外AHB3也是由A**线分支出来的，然后再由AHB3分支出APB3总线。
  o+ x5 u" J. e( W
3、  D2 Domain
! F* `8 {  [: Y: W3 A
' w% s# B6 j" r$ B4 p1 {D2域的各个外设是挂在32位AHB总线组成10*9的矩阵上。

! {- ]2 c( v8 N* e7 e$ s  10个从接口
外接的主控是D1-to-D2 AHB 总线，AHBP总线，DMA1，DMA2，Ethernet MAC，SDMMC2，USB HS1和USB HS2。
6 G/ U9 z# u: I# v1 ~
+ o$ c3 x8 Y2 v) `" y- ?  9个主接口
; ^; X% S! q( c+ j外接的从设备是SRAM1，SRMA2，SRAM3，AHB1，AHB2，APB1，APB2，D2-to-D1 AHB总线和D2-to-D3 AHB总线。
8 W, d/ t5 b4 a/ k9 |8 S
  n( U+ A2 P* b) G2 {" W$ s1 S4、  D3 Domain

) T! i; U) y1 Z/ P  k# \3 yD3域的各个外设是挂在32位AHB总线组成3*2的矩阵上。
: X5 N. O5 ~# E  p) U# T2 d
4 S" }; K/ z- t9 U 3个从接口
外接的主控D1-to-D3 AHB总线，D2-to-D3 AHB总线和BDMA。
# ?3 {' M: Q. E/ `7 R- i, V
2个主接口
外接的从设备是AHB4，SRAM4和Bckp SRAM。另外AHB4也是这个总线矩阵分支出来的，然后再由AHB4分支出APB4总线
, ^1 V& @+ z. B/ p" }+ h/ S! A. r
2 a7 @1 S% E9 G6 f25.3 各块RAM特性
各块RAM的特性对比如下，特别注意他们支持的最大速度和容量大小。
# p$ i  Z( W. Y2 l
  TCM区
TCM : Tightly-Coupled Memory 紧密耦合内存 。ITCM用于运行指令，也就是程序代码，DTCM用于数据存取，特点是跟内核速度一样，而片上RAM的速度基本都达不到这个速度，所以有降频处理。

速度：400MHz。

& L' w; b: }  R$ P& HDTCM地址：0x2000 0000，大小128KB。
6 c# ]! C' ~& C3 X4 z
' |; H' d- ~" X0 v0 L0 D! {! i# Z) W' ?+ yITCM地址：0x0000 0000，大小64KB。
3 V" B2 C" Y3 I
  AXI SRAM区
位于D1域，数据带宽是64bit，挂在A**线上。除了D3域中的BDMB主控不能访问，其它都可以访问此RAM区。

速度：200MHz。

# r$ ~8 J& E+ ?- A: g# z; `: R% ]地址：0x2400 0000，大小512KB。

用途：用途不限，可以用于用户应用数据存储或者LCD显存。
3 [2 w( q0 D' z$ f3 v6 B; Y* w8 Y. u
( P/ ~& F( w6 W6 P, e9 g  SRAM1，SRAM2和SRAM3区
位于D2域，数据带宽是32bit，挂在AHB总线上。除了D3域中的BDMB主控不能访问这三块SRAM，其它都可以访问这几个RAM区。
% g* p/ m1 {9 v/ Q$ z
速度：200MHz。

. r6 _0 M$ [/ m5 U" nSRAM1：地址0x3000 0000，大小128KB，用途不限，可用于D2域中的DMA缓冲，也可以当D1域断电后用于运行程序代码。
* e" p3 p4 P9 `& D
* P, L, I; W- qSRAM2：地址0x3002 0000，大小128KB，用途不限，可用于D2域中的DMA缓冲，也可以用于用户数据存取。
: D) l  X6 s9 E- R$ c
SRAM3：地址0x3004 0000，大小32KB，用途不限，主要用于以太网和USB的缓冲。

+ u$ K/ K; v$ x; s5 q1 z  SRAM4区
位于D3域，数据带宽是32bit，挂在AHB总线上，大部分主控都能访这块SRAM区。
5 ~( t5 j/ X( e" X5 j
速度：200MHz。

地址：0x3800 0000，大小64KB。
9 Y8 I/ \. T4 ^
) N  Z" n# j4 A; ]+ }用途：用途不限，可以用于D3域中的DMA缓冲，也可以当D1和D2域进入DStandby待机方式后，继续保存用户数据。

  Backup SRAM区
备份RAM区，位于D3域，数据带宽是32bit，挂在AHB总线上，大部分主控都能访问这块SRAM区。
! N. Q. T: z; D
速度：200MHz。

地址：0x3880 0000，大小4KB。

用途：用途不限，主要用于系统进入低功耗模式后，继续保存数据（Vbat引脚外接电池）。

25.4 各块RAM的时钟问题
) }" @$ E) Z9 j2 c# J, W正常情况下，系统上电后，CPU要访问的外设是需要使能对应的时钟位，但是下面这几个，CPU上电即可访问，而且芯片没有对应的寄存器使能位。

( G% E* f" X7 z* _( y" y! V6 m

  [5 c. M' V, _$ t: ~, w* i
, \  A2 d6 ]! \" A- c也就是说AXI SRAM，SRAM4，ITCM和DTCM可以在上电后直接使用。而SRAM1，SRAM2，SRAM3是需要使能的，但是实际测试发现，不使能也可以正常使用。不过，建议用到时候开启下时钟，防止意想不到的问题发生。
. F# U6 _. s7 i3 _
对于V7板子配套的例子，在bsp.c文件的函数SystemClock_Config末尾做了个条件编译，大家可以根据需要来开启这三个时钟：

1. #if 0
   / s: l: m, v% S1 Q6 }
2.         __HAL_RCC_D2SRAM1_CLK_ENABLE();
   
3.         __HAL_RCC_D2SRAM2_CLK_ENABLE();
   9 b, i" i3 ]( P$ q8 V$ X
4.         __HAL_RCC_D2SRAM3_CLK_ENABLE();
   
5. #endif

复制代码

25.5 各块RAM的DMA问题
了解这个问题之前，要先看下面的Bus Master总线主控端和Bus Slave设备端的控制互联：

2 l: P, R( g0 I& S4 i2 l8 q

- |2 M1 ~/ V/ ?5 G3 H* n  加粗字体是64位总线（ITCM，DTCM，Flash A，Flash，AXI SRAM，FMC等），普通字体是32位总线。
) I3 Q- l: `$ L& G9 G! {  访问通路（每个小方块里面的字符）
- `$ b% g) t1 A% ~3 n% o' V' Z    任何有数字的表示有访问通路。

    短横杠“-”表示不可访问。
' E& l0 L+ J0 Y5 u% d& i/ H+ E
    有灰色阴影的表示有实用价值的访问通路。
% E. W1 C2 A1 Q$ n5 I
  表格中具体数值所代表的含义
    D=direct,
, o* I+ p3 e  w" r9 \
0 Y+ u1 O; o$ A- [- q6 ~( [    1=via AXI bus matrix,
4 f( H% n1 Q7 I/ Z) z
& }" z% T. `  q3 j* S, `    2=via AHB bus matrix in D2,
- s& j6 W& y9 T( M- q/ n
: A+ L$ j# x# n8 J, Z; {    3=via AHB bus matrix in D3,

8 K( n: P6 Y; C4 k( r2 m    4=via AHB/APB bridge in D1,

3 |0 n3 H& x/ n    5=via AHB/APB bridge in D2,
- r( J! q: I. J* B% b, b( I
    6=via AHB/APB bridge in D3,

    7=via AHBS bus of Cortex-M7,
7 F+ i; Z9 |1 C/ `, y
+ D) P* I( s  K, }! ]    多个数值组合 = 互连路径以数字的顺序经过多个矩阵或/和桥。
, E, P/ o. [. y/ C
  总线访问类型
0 c/ {$ Z( c0 v7 {3 k; v, `; c1 R/ Q普通字体表示32位总线。

9 s' k  v5 r& C. Y' l3 P2 _斜体表示32位总线主机端/ 64位总线从机端。
# C. e8 P& ^$ p6 ]! u; \! N
8 E( q/ u; Z$ G6 u/ e% ~粗体表示64位总线。

8 @! M2 @8 Q! J( K; ~通过这个总线互联图，要了解到下面三个重要知识点：
) V9 }' f/ s) ^: L% N
8 S$ a4 |( B+ i9 }8 R8 T  DTCM和ITCM不支持DMA1，DMA2和BDMA，仅支持MDMA。
% Q! V# m: R; ]2 {; s  AXI SRAM，SRAM1，SRAM2，SRAM3不支持BDMA，支持MDMA，DMA1和DMA2。
8 R; v  e4 d2 ]7 s  SRAM4支持所有DMA，即MDMA，DMA1，DMA2和BDMA。
8 h7 [3 u- ^- K6 }
2 T9 y* ?1 Q* Y5 z( B25.6 实际工程推荐的RAM分配方案
鉴于DTCM是400MHz的，而其它的RAM都是200MHz，推荐工程的主RAM空间采用TCM，而其它需要大RAM或者DMA的场合，使用剩余RAM空间。
0 @  N0 P! Y( e2 z  ]+ R2 I
本教程配套的例子基本都是采用的这个方案，让TCM的性能得到最大发挥。

0 w( d" u: K- n8 S, l/ \25.7 总结
本章节就为大家讲解这么多，通过本章节主要是为后面三个章节的学习做铺垫。


: n7 f5 ^, }  S, f4 Q) P