25.1 初学者重要提示
" w. ?# H; J0 x6 [; X$ g  t; g  TCM : Tightly-Coupled Memory 紧密耦合内存 。ITCM用于指令，DTCM用于数据，特点是跟内核速度一样，而片上RAM的速度基本都达不到这个速度。
0 \2 N) _2 N- a, r$ F  特别注意本章25.5小节里面各块RAM的DMA操作问题。
+ c0 ]( g& D- l  y4 f
" P. p/ ], d' s% j25.2 各块RAM在总线中的位置
这个知识点在前面章节做过介绍，本章再次梳理下这个知识点。

; _6 [+ D6 h0 g- ]! S! N& H, H4 ~# ?

这个图可以方便识别总线所外挂的外设，共分为三个域：D1 Domain，D2 Domain和D3 Domain。

0 g  a6 O$ b5 ]/ D( a6 G1、  ITCM和DTCM

+ l4 D- I+ @8 W* A' w# v这两个是直连CPU的。

7 E; G1 L, y6 ]. U1 s2 n% B9 U2、  D1 Domain

$ {9 `& F/ F. ~" K, oD1域中的各个外设是挂在64位A**线组成6*7的矩阵上。

5 _2 w, N2 n% n! h  6个从接口端ASIB1到ASIB6
$ l7 I  Z. c/ R外接的主控是LTDC，DMA2D，MDMA，SDMMC1，AXIM和D2-to-D1 AHB 总线。

  7个主接口端AMIB1到AMIB7
外接的从设备是AHB3总线，Flash A，Flash B，FMC总线，QSPI和AXI SRAM。另外AHB3也是由A**线分支出来的，然后再由AHB3分支出APB3总线。

& T) U+ X* L6 p1 K( Y3、  D2 Domain
6 V; k1 b: H: ]6 y
D2域的各个外设是挂在32位AHB总线组成10*9的矩阵上。

& }; b/ b- ~8 u: f: P- z+ c  10个从接口
, B/ j0 F9 t& \外接的主控是D1-to-D2 AHB 总线，AHBP总线，DMA1，DMA2，Ethernet MAC，SDMMC2，USB HS1和USB HS2。
$ {( x9 H& ^% ]! z) t, O
; l: i0 q: `+ M$ C4 M  9个主接口
) I8 X# G+ q9 P1 R, C6 |6 J外接的从设备是SRAM1，SRMA2，SRAM3，AHB1，AHB2，APB1，APB2，D2-to-D1 AHB总线和D2-to-D3 AHB总线。
1 @, k# J: }1 q: t6 y% V
4、  D3 Domain

D3域的各个外设是挂在32位AHB总线组成3*2的矩阵上。
1 y& J* L; f6 E/ S/ o  V+ V
3个从接口
, O) N9 i* F& A' _; W外接的主控D1-to-D3 AHB总线，D2-to-D3 AHB总线和BDMA。
9 W/ ^: f8 c! B
% _' }. n9 n; J# q0 g 2个主接口
1 i0 s6 Y$ z$ q8 F6 v1 r外接的从设备是AHB4，SRAM4和Bckp SRAM。另外AHB4也是这个总线矩阵分支出来的，然后再由AHB4分支出APB4总线

25.3 各块RAM特性
. {8 [; U' _( W# h8 D: i& O, ~各块RAM的特性对比如下，特别注意他们支持的最大速度和容量大小。
+ p5 G7 s% R5 t. d
  TCM区
TCM : Tightly-Coupled Memory 紧密耦合内存 。ITCM用于运行指令，也就是程序代码，DTCM用于数据存取，特点是跟内核速度一样，而片上RAM的速度基本都达不到这个速度，所以有降频处理。

: U8 q6 Y* K, n速度：400MHz。

; c" c* ~2 u9 ADTCM地址：0x2000 0000，大小128KB。

! a9 g: V7 B( w, AITCM地址：0x0000 0000，大小64KB。
& Q& x, S3 G# v6 l& Q
4 g3 y! Z% ~) ?' N2 T9 O$ M, S2 y  AXI SRAM区
4 H; p* `+ M/ p, _* |7 S位于D1域，数据带宽是64bit，挂在A**线上。除了D3域中的BDMB主控不能访问，其它都可以访问此RAM区。

2 ?" w) ~2 o! r5 p+ v速度：200MHz。

地址：0x2400 0000，大小512KB。

3 X9 R, S8 \1 i0 V8 E$ j用途：用途不限，可以用于用户应用数据存储或者LCD显存。
: A. t0 m# }$ n( ~- j
- A) H# w% @: a8 ]; J  SRAM1，SRAM2和SRAM3区
" H& F' m+ g7 {/ ~6 X' J1 B$ a位于D2域，数据带宽是32bit，挂在AHB总线上。除了D3域中的BDMB主控不能访问这三块SRAM，其它都可以访问这几个RAM区。

速度：200MHz。
, x8 [9 ?1 p3 d* @# ~; }
SRAM1：地址0x3000 0000，大小128KB，用途不限，可用于D2域中的DMA缓冲，也可以当D1域断电后用于运行程序代码。

+ }* A/ z; y" l1 d" G+ L- mSRAM2：地址0x3002 0000，大小128KB，用途不限，可用于D2域中的DMA缓冲，也可以用于用户数据存取。
8 ?9 r7 c) q, z' M5 G5 ]- m
SRAM3：地址0x3004 0000，大小32KB，用途不限，主要用于以太网和USB的缓冲。
) e8 t& f3 \8 G" S* H
  SRAM4区
9 J: }+ s/ Y# _5 {7 Q, b5 f位于D3域，数据带宽是32bit，挂在AHB总线上，大部分主控都能访这块SRAM区。

速度：200MHz。
+ z: c$ b0 j: I1 e0 r
地址：0x3800 0000，大小64KB。

) M6 H$ Z2 x3 e+ \! @用途：用途不限，可以用于D3域中的DMA缓冲，也可以当D1和D2域进入DStandby待机方式后，继续保存用户数据。
, Y9 w* s4 M) `5 i/ z
  Backup SRAM区
- I" D/ r. _8 J5 e: F备份RAM区，位于D3域，数据带宽是32bit，挂在AHB总线上，大部分主控都能访问这块SRAM区。

$ D* G' A" L5 r速度：200MHz。
- ]3 X* U* Z8 i( `& ]
地址：0x3880 0000，大小4KB。

0 v- ~/ s9 ~: R2 V7 ]8 S% }% i1 M用途：用途不限，主要用于系统进入低功耗模式后，继续保存数据（Vbat引脚外接电池）。

25.4 各块RAM的时钟问题
) x) y( O6 x5 @3 s' K0 _" b( P0 g正常情况下，系统上电后，CPU要访问的外设是需要使能对应的时钟位，但是下面这几个，CPU上电即可访问，而且芯片没有对应的寄存器使能位。

& z: J0 [0 P: p) i- }! @
也就是说AXI SRAM，SRAM4，ITCM和DTCM可以在上电后直接使用。而SRAM1，SRAM2，SRAM3是需要使能的，但是实际测试发现，不使能也可以正常使用。不过，建议用到时候开启下时钟，防止意想不到的问题发生。

. H: u, b% U& k: F4 X$ D对于V7板子配套的例子，在bsp.c文件的函数SystemClock_Config末尾做了个条件编译，大家可以根据需要来开启这三个时钟：
; g" \$ Y) y, H( y& \
7 f+ k$ F9 p5 Q0 {/ n7 B

1. #if 0
   
2.         __HAL_RCC_D2SRAM1_CLK_ENABLE();
   4 l4 a, Q& |/ V8 f
3.         __HAL_RCC_D2SRAM2_CLK_ENABLE();
   
4.         __HAL_RCC_D2SRAM3_CLK_ENABLE();
   - d" S& O' }/ Y  H4 f* p
5. #endif

复制代码

" V. G! n( A4 A25.5 各块RAM的DMA问题
了解这个问题之前，要先看下面的Bus Master总线主控端和Bus Slave设备端的控制互联：

- V: F; L; @" R
% n4 Q: `2 @+ `6 F& Y  加粗字体是64位总线（ITCM，DTCM，Flash A，Flash，AXI SRAM，FMC等），普通字体是32位总线。
: V2 `: R5 D. t$ T  访问通路（每个小方块里面的字符）
$ J  e; L, t: }! ~9 Y1 Q    任何有数字的表示有访问通路。
* H; Y& N" K+ Z
    短横杠“-”表示不可访问。

    有灰色阴影的表示有实用价值的访问通路。

  表格中具体数值所代表的含义
3 t# n' [- \! f% N, g8 Q) ^    D=direct,

  q+ p2 w" \* Q; a4 N; }    1=via AXI bus matrix,
! O4 J3 C# T0 H$ V6 C/ x# E2 Z
# Q; y0 S. `5 s6 Y  T9 J    2=via AHB bus matrix in D2,
5 u/ R- p+ l! s4 x. [# }+ D2 k+ P
, y; v. o- G  Y5 p    3=via AHB bus matrix in D3,

    4=via AHB/APB bridge in D1,

    5=via AHB/APB bridge in D2,
7 X+ `1 g( M3 \" N$ b0 m* |
8 A- C) L- f9 H3 p7 L3 k    6=via AHB/APB bridge in D3,
" R5 o2 `, V, o( k# h
    7=via AHBS bus of Cortex-M7,
( }; D& H$ R. G0 d% C: m6 ^5 u
/ r: S: v7 a3 G! f7 ^6 d; F- P    多个数值组合 = 互连路径以数字的顺序经过多个矩阵或/和桥。

6 R$ L5 p( Q: w; u3 P  总线访问类型
, {' l; j  m) u5 w* V, V普通字体表示32位总线。

+ O9 w& u% a6 j3 H& d斜体表示32位总线主机端/ 64位总线从机端。

! T, y: _' j- C0 o' [$ R: w2 s* r粗体表示64位总线。
3 ]1 z. O# ?& M
/ u: G& R) L6 J8 Z0 a通过这个总线互联图，要了解到下面三个重要知识点：

. R7 [. A: n. u- I8 u7 a: J6 p  DTCM和ITCM不支持DMA1，DMA2和BDMA，仅支持MDMA。
  AXI SRAM，SRAM1，SRAM2，SRAM3不支持BDMA，支持MDMA，DMA1和DMA2。
  SRAM4支持所有DMA，即MDMA，DMA1，DMA2和BDMA。

, N( K9 e3 H, g1 |& n; h25.6 实际工程推荐的RAM分配方案
鉴于DTCM是400MHz的，而其它的RAM都是200MHz，推荐工程的主RAM空间采用TCM，而其它需要大RAM或者DMA的场合，使用剩余RAM空间。

本教程配套的例子基本都是采用的这个方案，让TCM的性能得到最大发挥。

25.7 总结
本章节就为大家讲解这么多，通过本章节主要是为后面三个章节的学习做铺垫。


3 K" U; r. _/ ?2 g( A8 B
2 ^+ A% R, X* }6 V2 g