下面，我们看看关于NVIC寄存器的描述，都在哪些手册里面有提到

在使用STM32F10x standard peripheral library写有关于stm32中断的程序的时候，需要开启某个特定中断的控制位，除了对应外设的寄存器之外，还需要设置NVIC的相关寄存器的对应位。例如：

1. /******  STM32 specific Interrupt Numbers *********************************************************/
   
2.   WWDG_IRQn                   = 0,      /*!< Window WatchDog Interrupt                            */
   
3.   PVD_IRQn                    = 1,      /*!< PVD through EXTI Line detection Interrupt            */
   
4.   TAMPER_IRQn                 = 2,      /*!< Tamper Interrupt                                     */
   
5.   RTC_IRQn                    = 3,      /*!< RTC global Interrupt                                 */
   : K0 j  i; }: a. A3 e
6.   FLASH_IRQn                  = 4,      /*!< FLASH global Interrupt                               */
   
7.   RCC_IRQn                    = 5,      /*!< RCC global Interrupt                                 */
   * \- d3 p% ]' J& M) c5 K% Y
8.   EXTI0_IRQn                  = 6,      /*!< EXTI Line0 Interrupt                                 */
   
9.   EXTI1_IRQn                  = 7,      /*!< EXTI Line1 Interrupt                                 */
   , e' G& B. y) o0 i& P$ l* u0 |( y
10.   EXTI2_IRQn                  = 8,      /*!< EXTI Line2 Interrupt                                 */
    
11.   EXTI3_IRQn                  = 9,      /*!< EXTI Line3 Interrupt                                 */
    ) X* q8 e; K! k! v& e9 e5 U
12.   EXTI4_IRQn                  = 10,     /*!< EXTI Line4 Interrupt                                 */
    # }  r9 E& \# _/ E
13.   DMA1_Channel1_IRQn          = 11,     /*!< DMA1 Channel 1 global Interrupt                      */
    ( m$ z+ o9 U( ^9 u
14.   DMA1_Channel2_IRQn          = 12,     /*!< DMA1 Channel 2 global Interrupt                      */
    
15.   DMA1_Channel3_IRQn          = 13,     /*!< DMA1 Channel 3 global Interrupt                      */
    , r/ q- t5 `  l% _- ]4 h
16.   DMA1_Channel4_IRQn          = 14,     /*!< DMA1 Channel 4 global Interrupt                      */
    
17.   DMA1_Channel5_IRQn          = 15,     /*!< DMA1 Channel 5 global Interrupt                      */
    
18.   DMA1_Channel6_IRQn          = 16,     /*!< DMA1 Channel 6 global Interrupt                      */
    1 P) p0 D9 N3 d2 c
19.   DMA1_Channel7_IRQn          = 17,     /*!< DMA1 Channel 7 global Interrupt                      */
    6 z$ f1 P6 U( f' k, f
20. 
    6 B& _' S! f: e* o) c+ I
21.     NVIC_InitStructure.NVIC_IRQChannel = DMA1_Channel1_IRQn;
    ; G6 H4 F% D" P; _; ~/ z5 o
22.     NVIC_InitStructure.NVIC_IRQChannelPreemptionPriority = 0;
    ) p/ D- E: s! M$ p% x" s: T
23.     NVIC_InitStructure.NVIC_IRQChannelSubPriority = 0;
    
24.     NVIC_InitStructure.NVIC_IRQChannelCmd = ENABLE;
    
25.     NVIC_Init(&NVIC_InitStructure);

复制代码

而NVIC_Init()这个函数：

1. /**
   4 {# t' M3 h/ E$ U) n
2.   * @brief  Initializes the NVIC peripheral according to the specified
   
3.   *         parameters in the NVIC_InitStruct.
   
4.   * @param  NVIC_InitStruct: pointer to a NVIC_InitTypeDef structure that contains
   - S( h, {/ [+ [, ~- |7 Z
5.   *         the configuration information for the specified NVIC peripheral.
   
6.   * @retval None
   
7.   */
   & ^! e% [* N8 F7 c; x7 Z0 {
8. void NVIC_Init(NVIC_InitTypeDef* NVIC_InitStruct)
   / n# Z" x, C+ R
9. {
   " R* V8 }$ @( W9 u
10.   uint32_t tmppriority = 0x00, tmppre = 0x00, tmpsub = 0x0F;
    6 L2 \! `; W2 ~# F. U0 G4 k
11.   
    . m9 N  \6 R8 h3 v& [' m$ R* F
12.   /* Check the parameters */
    
13.   assert_param(IS_FUNCTIONAL_STATE(NVIC_InitStruct->NVIC_IRQChannelCmd));
    
14.   assert_param(IS_NVIC_PREEMPTION_PRIORITY(NVIC_InitStruct->NVIC_IRQChannelPreemptionPriority));  
    
15.   assert_param(IS_NVIC_SUB_PRIORITY(NVIC_InitStruct->NVIC_IRQChannelSubPriority));
    1 c& V3 ?( ~. s! K
16.    
    
17.   if (NVIC_InitStruct->NVIC_IRQChannelCmd != DISABLE)
    $ O) w0 {  L2 \8 H/ U1 q
18.   {
    " [+ J4 s. W, I+ p* M1 u4 k
19.     /* Compute the Corresponding IRQ Priority --------------------------------*/   
    
20.     tmppriority = (0x700 - ((SCB->AIRCR) & (uint32_t)0x700))>> 0x08;
    
21.     tmppre = (0x4 - tmppriority);
    6 P7 o0 w3 h5 T/ V
22.     tmpsub = tmpsub >> tmppriority;
    - `# [# Y' `6 w7 p
23. 
    ! d$ N8 _# ?. S# K" i, \
24.     tmppriority = (uint32_t)NVIC_InitStruct->NVIC_IRQChannelPreemptionPriority << tmppre;
    
25.     tmppriority |=  NVIC_InitStruct->NVIC_IRQChannelSubPriority & tmpsub;
    0 ^+ T0 }0 ]3 J# n2 u( O. g- r  Z
26.     tmppriority = tmppriority << 0x04;
    
27.         
    3 G# X2 u4 O, I8 o& \
28.     NVIC->IP[NVIC_InitStruct->NVIC_IRQChannel] = tmppriority;
    
29.    
    % c) w9 s; G  G* x8 z
30.     /* Enable the Selected IRQ Channels --------------------------------------*/
    
31.     NVIC->ISER[NVIC_InitStruct->NVIC_IRQChannel >> 0x05] =
    
32.       (uint32_t)0x01 << (NVIC_InitStruct->NVIC_IRQChannel & (uint8_t)0x1F);
    
33.   }
    
34.   else
    & f9 J$ @6 e; ]
35.   {
    
36.     /* Disable the Selected IRQ Channels -------------------------------------*/
    
37.     NVIC->ICER[NVIC_InitStruct->NVIC_IRQChannel >> 0x05] =
    5 |- q+ N! L2 w  j% l: f! }
38.       (uint32_t)0x01 << (NVIC_InitStruct->NVIC_IRQChannel & (uint8_t)0x1F);
    
39.   }
    
40. }

复制代码

可以看到，它会去设置几个寄存器：NVIC的IP，ISER，ICER等等，NVIC是基址，为：

1. #define SCS_BASE            (0xE000E000)                              /*!< System Control Space Base Address */
   5 g7 `+ e" n) U7 I# d4 V0 H" k
2. #define NVIC_BASE           (SCS_BASE +  0x0100)                      /*!< NVIC Base Address                 */
   . |) @" C; [  s# B9 ~
3. #define SCB_BASE            (SCS_BASE +  0x0D00)                      /*!< System Control Block Base Address */
   ; O0 {( r) ^" a
4. 
   
5. 
   6 W8 X1 s0 p- V2 S
6. #define NVIC                ((NVIC_Type *)          NVIC_BASE)        /*!< NVIC configuration struct         */

复制代码

1 y0 @0 v7 r+ V% ^4 w

NVIC_Type为：

1. /** @addtogroup CMSIS_CM3_NVIC CMSIS CM3 NVIC
   9 L2 [8 T; i$ K6 x" p. @9 A
2.   memory mapped structure for Nested Vectored Interrupt Controller (NVIC)
   6 L% o& r9 o7 P+ L; H* L0 Y: Z
3.   @{
   
4. */
   % R( {1 ^& w: m5 ?+ [9 w
5. typedef struct
   " D. W" i: L# T6 G/ b
6. {
   * F% {9 g( _* [* R4 I/ d6 i
7.   __IO uint32_t ISER[8];                      /*!< Offset: 0x000  Interrupt Set Enable Register           */
   
8.        uint32_t RESERVED0[24];                                   
     u4 W" v: G; N. {' Q
9.   __IO uint32_t ICER[8];                      /*!< Offset: 0x080  Interrupt Clear Enable Register         */
   
10.        uint32_t RSERVED1[24];                                    
    % l* b# c7 q8 w9 y% K- l
11.   __IO uint32_t ISPR[8];                      /*!< Offset: 0x100  Interrupt Set Pending Register          */
    5 Z) x! ]3 ]1 T5 g- o1 g
12.        uint32_t RESERVED2[24];                                   
    
13.   __IO uint32_t ICPR[8];                      /*!< Offset: 0x180  Interrupt Clear Pending Register        */
    0 \; P8 [# k, o7 q
14.        uint32_t RESERVED3[24];                                   
    9 U$ K. \8 r4 k6 f
15.   __IO uint32_t IABR[8];                      /*!< Offset: 0x200  Interrupt Active bit Register           */
    
16.        uint32_t RESERVED4[56];                                   
    
17.   __IO uint8_t  IP[240];                      /*!< Offset: 0x300  Interrupt Priority Register (8Bit wide) */
    
18.        uint32_t RESERVED5[644];                                 
    % e3 C" H* f2 q& n3 {. q2 u
19.   __O  uint32_t STIR;                         /*!< Offset: 0xE00  Software Trigger Interrupt Register     */
    
20. }  NVIC_Type;                                               
    
21. /*@}*/ /* end of group CMSIS_CM3_NVIC */

复制代码

从上面可以了解到的是，NVIC的寄存器的基址是没有错的，《The Definitive Guide to the ARM Cortex-M3》 85页有个比较详细的内存图；或者查看《Cortex-M3 Technical Reference Manual Revision r1p1》3.4 System address map，6.3 NVIC programmers model：

4 J9 c1 C. T# E* k5 w* ^

以及：

# W3 \! y" g; u  ]0 Z  |

& c4 Q5 ]3 R7 o% D

B3.4 Nested Vectored Interrupt Controller (NVIC)的相关说明，例如：

3 H% u' ~/ T5 U9 v- a

当然，你看权威指南也可以的，在其APPENDIX D：NVIC Registers Quick Reference里面也有所描述。

但还有一个问题，我怎么知道这个Interrupt Set-Enable Registers寄存器的哪个位对应哪个中断呢？例如NVIC_ISER0的第0位对应哪个呢，其实，上面的表B3-31的说明已经说了，每一位对应一个中断号，所以我们还得看看stm32F103对应的中断号，可以查阅《RM0008:Reference manual》的第10章，Interrupts and events中的中断向量表，找到对应MD容量的那个表Table 63. Vector table for other STM32F10xxx devices，前面16个M3内核的中断，不可以从这个寄存器里控制，所以不管，我们从WWDG开始，可以看到这个表中的第一列即对应于寄存器中的某位（超过31的自己换算一下即可）：

2 _' e# |, J- M. A0 _. w

可以看到，STM32F10x standard peripheral library文件stm32f10x.h中的中断号的定义是能够与这里对应上的。

另外，stm32F103RB的Datasheet（CD00161566）里面的2.3.5 Nested vectored interrupt controller (NVIC)提到F103仅有43个可屏蔽中断，所以只需用到NVIC_ISER0和NVIC_ISER1来设置启用外设中断。

  c$ U: b+ u7 E. M# d1 |