你的浏览器版本过低,可能导致网站不能正常访问!
为了你能正常使用网站功能,请使用这些浏览器。

【经验分享】STM32文档中关于NVIC寄存器说明的位置

[复制链接]
STMCU小助手 发布时间:2022-1-17 22:09
下面,我们看看关于NVIC寄存器的描述,都在哪些手册里面有提到
在使用STM32F10x standard peripheral library写有关于stm32中断的程序的时候,需要开启某个特定中断的控制位,除了对应外设的寄存器之外,还需要设置NVIC的相关寄存器的对应位。例如:
  1. /******  STM32 specific Interrupt Numbers *********************************************************/
  2.   WWDG_IRQn                   = 0,      /*!< Window WatchDog Interrupt                            */
  3.   PVD_IRQn                    = 1,      /*!< PVD through EXTI Line detection Interrupt            */
  4.   TAMPER_IRQn                 = 2,      /*!< Tamper Interrupt                                     */
  5.   RTC_IRQn                    = 3,      /*!< RTC global Interrupt                                 */
  6.   FLASH_IRQn                  = 4,      /*!< FLASH global Interrupt                               */
  7.   RCC_IRQn                    = 5,      /*!< RCC global Interrupt                                 */
  8.   EXTI0_IRQn                  = 6,      /*!< EXTI Line0 Interrupt                                 */
  9.   EXTI1_IRQn                  = 7,      /*!< EXTI Line1 Interrupt                                 */
  10.   EXTI2_IRQn                  = 8,      /*!< EXTI Line2 Interrupt                                 */
  11.   EXTI3_IRQn                  = 9,      /*!< EXTI Line3 Interrupt                                 */
  12.   EXTI4_IRQn                  = 10,     /*!< EXTI Line4 Interrupt                                 */
  13.   DMA1_Channel1_IRQn          = 11,     /*!< DMA1 Channel 1 global Interrupt                      */
  14.   DMA1_Channel2_IRQn          = 12,     /*!< DMA1 Channel 2 global Interrupt                      */
  15.   DMA1_Channel3_IRQn          = 13,     /*!< DMA1 Channel 3 global Interrupt                      */
  16.   DMA1_Channel4_IRQn          = 14,     /*!< DMA1 Channel 4 global Interrupt                      */
  17.   DMA1_Channel5_IRQn          = 15,     /*!< DMA1 Channel 5 global Interrupt                      */
  18.   DMA1_Channel6_IRQn          = 16,     /*!< DMA1 Channel 6 global Interrupt                      */
  19.   DMA1_Channel7_IRQn          = 17,     /*!< DMA1 Channel 7 global Interrupt                      */

  20.     NVIC_InitStructure.NVIC_IRQChannel = DMA1_Channel1_IRQn;
  21.     NVIC_InitStructure.NVIC_IRQChannelPreemptionPriority = 0;
  22.     NVIC_InitStructure.NVIC_IRQChannelSubPriority = 0;
  23.     NVIC_InitStructure.NVIC_IRQChannelCmd = ENABLE;
  24.     NVIC_Init(&NVIC_InitStructure);
复制代码

而NVIC_Init()这个函数:
  1. /**
  2.   * @brief  Initializes the NVIC peripheral according to the specified
  3.   *         parameters in the NVIC_InitStruct.
  4.   * @param  NVIC_InitStruct: pointer to a NVIC_InitTypeDef structure that contains
  5.   *         the configuration information for the specified NVIC peripheral.
  6.   * @retval None
  7.   */
  8. void NVIC_Init(NVIC_InitTypeDef* NVIC_InitStruct)
  9. {
  10.   uint32_t tmppriority = 0x00, tmppre = 0x00, tmpsub = 0x0F;
  11.   
  12.   /* Check the parameters */
  13.   assert_param(IS_FUNCTIONAL_STATE(NVIC_InitStruct->NVIC_IRQChannelCmd));
  14.   assert_param(IS_NVIC_PREEMPTION_PRIORITY(NVIC_InitStruct->NVIC_IRQChannelPreemptionPriority));  
  15.   assert_param(IS_NVIC_SUB_PRIORITY(NVIC_InitStruct->NVIC_IRQChannelSubPriority));
  16.    
  17.   if (NVIC_InitStruct->NVIC_IRQChannelCmd != DISABLE)
  18.   {
  19.     /* Compute the Corresponding IRQ Priority --------------------------------*/   
  20.     tmppriority = (0x700 - ((SCB->AIRCR) & (uint32_t)0x700))>> 0x08;
  21.     tmppre = (0x4 - tmppriority);
  22.     tmpsub = tmpsub >> tmppriority;

  23.     tmppriority = (uint32_t)NVIC_InitStruct->NVIC_IRQChannelPreemptionPriority << tmppre;
  24.     tmppriority |=  NVIC_InitStruct->NVIC_IRQChannelSubPriority & tmpsub;
  25.     tmppriority = tmppriority << 0x04;
  26.         
  27.     NVIC->IP[NVIC_InitStruct->NVIC_IRQChannel] = tmppriority;
  28.    
  29.     /* Enable the Selected IRQ Channels --------------------------------------*/
  30.     NVIC->ISER[NVIC_InitStruct->NVIC_IRQChannel >> 0x05] =
  31.       (uint32_t)0x01 << (NVIC_InitStruct->NVIC_IRQChannel & (uint8_t)0x1F);
  32.   }
  33.   else
  34.   {
  35.     /* Disable the Selected IRQ Channels -------------------------------------*/
  36.     NVIC->ICER[NVIC_InitStruct->NVIC_IRQChannel >> 0x05] =
  37.       (uint32_t)0x01 << (NVIC_InitStruct->NVIC_IRQChannel & (uint8_t)0x1F);
  38.   }
  39. }
复制代码

可以看到,它会去设置几个寄存器:NVIC的IP,ISER,ICER等等,NVIC是基址,为:
  1. #define SCS_BASE            (0xE000E000)                              /*!< System Control Space Base Address */
  2. #define NVIC_BASE           (SCS_BASE +  0x0100)                      /*!< NVIC Base Address                 */
  3. #define SCB_BASE            (SCS_BASE +  0x0D00)                      /*!< System Control Block Base Address */


  4. #define NVIC                ((NVIC_Type *)          NVIC_BASE)        /*!< NVIC configuration struct         */
复制代码

NVIC_Type为:
  1. /** @addtogroup CMSIS_CM3_NVIC CMSIS CM3 NVIC
  2.   memory mapped structure for Nested Vectored Interrupt Controller (NVIC)
  3.   @{
  4. */
  5. typedef struct
  6. {
  7.   __IO uint32_t ISER[8];                      /*!< Offset: 0x000  Interrupt Set Enable Register           */
  8.        uint32_t RESERVED0[24];                                   
  9.   __IO uint32_t ICER[8];                      /*!< Offset: 0x080  Interrupt Clear Enable Register         */
  10.        uint32_t RSERVED1[24];                                    
  11.   __IO uint32_t ISPR[8];                      /*!< Offset: 0x100  Interrupt Set Pending Register          */
  12.        uint32_t RESERVED2[24];                                   
  13.   __IO uint32_t ICPR[8];                      /*!< Offset: 0x180  Interrupt Clear Pending Register        */
  14.        uint32_t RESERVED3[24];                                   
  15.   __IO uint32_t IABR[8];                      /*!< Offset: 0x200  Interrupt Active bit Register           */
  16.        uint32_t RESERVED4[56];                                   
  17.   __IO uint8_t  IP[240];                      /*!< Offset: 0x300  Interrupt Priority Register (8Bit wide) */
  18.        uint32_t RESERVED5[644];                                 
  19.   __O  uint32_t STIR;                         /*!< Offset: 0xE00  Software Trigger Interrupt Register     */
  20. }  NVIC_Type;                                               
  21. /*@}*/ /* end of group CMSIS_CM3_NVIC */
复制代码

从上面可以了解到的是,NVIC的寄存器的基址是没有错的,《The Definitive Guide to the ARM Cortex-M3》 85页有个比较详细的内存图;或者查看《Cortex-M3 Technical Reference Manual Revision r1p1》3.4 System address map,6.3 NVIC programmers model:

2012091220202734.png

以及:

2012091220245925.png

B3.4 Nested Vectored Interrupt Controller (NVIC)的相关说明,例如:

2012091220290853.png

当然,你看权威指南也可以的,在其APPENDIX D:NVIC Registers Quick Reference里面也有所描述。
但还有一个问题,我怎么知道这个Interrupt Set-Enable Registers寄存器的哪个位对应哪个中断呢?例如NVIC_ISER0的第0位对应哪个呢,其实,上面的表B3-31的说明已经说了,每一位对应一个中断号,所以我们还得看看stm32F103对应的中断号,可以查阅《RM0008:Reference manual》的第10章,Interrupts and events中的中断向量表,找到对应MD容量的那个表Table 63. Vector table for other STM32F10xxx devices,前面16个M3内核的中断,不可以从这个寄存器里控制,所以不管,我们从WWDG开始,可以看到这个表中的第一列即对应于寄存器中的某位(超过31的自己换算一下即可):

2012091220434360.png

可以看到,STM32F10x standard peripheral library文件stm32f10x.h中的中断号的定义是能够与这里对应上的。
另外,stm32F103RB的Datasheet(CD00161566)里面的2.3.5 Nested vectored interrupt controller (NVIC)提到F103仅有43个可屏蔽中断,所以只需用到NVIC_ISER0和NVIC_ISER1来设置启用外设中断。

收藏 评论0 发布时间:2022-1-17 22:09

举报

0个回答

所属标签

相似分享

官网相关资源

关于
我们是谁
投资者关系
意法半导体可持续发展举措
创新与技术
意法半导体官网
联系我们
联系ST分支机构
寻找销售人员和分销渠道
社区
媒体中心
活动与培训
隐私策略
隐私策略
Cookies管理
行使您的权利
官方最新发布
STM32N6 AI生态系统
STM32MCU,MPU高性能GUI
ST ACEPACK电源模块
意法半导体生物传感器
STM32Cube扩展软件包
关注我们
st-img 微信公众号
st-img 手机版