下面，我们看看关于NVIC寄存器的描述，都在哪些手册里面有提到

在使用STM32F10x standard peripheral library写有关于stm32中断的程序的时候，需要开启某个特定中断的控制位，除了对应外设的寄存器之外，还需要设置NVIC的相关寄存器的对应位。例如：

1. /******  STM32 specific Interrupt Numbers *********************************************************/
   
2.   WWDG_IRQn                   = 0,      /*!< Window WatchDog Interrupt                            */
   * s/ [8 t, o0 a$ L. [0 S
3.   PVD_IRQn                    = 1,      /*!< PVD through EXTI Line detection Interrupt            */
   9 o. C' r9 S* M
4.   TAMPER_IRQn                 = 2,      /*!< Tamper Interrupt                                     */
   1 H1 F9 Y4 m: ~& ]4 L* g4 S2 o
5.   RTC_IRQn                    = 3,      /*!< RTC global Interrupt                                 */
   
6.   FLASH_IRQn                  = 4,      /*!< FLASH global Interrupt                               */
   " V2 K7 Y8 d2 o6 Q: C! \9 m; E' D
7.   RCC_IRQn                    = 5,      /*!< RCC global Interrupt                                 */
   
8.   EXTI0_IRQn                  = 6,      /*!< EXTI Line0 Interrupt                                 */
   
9.   EXTI1_IRQn                  = 7,      /*!< EXTI Line1 Interrupt                                 */
   
10.   EXTI2_IRQn                  = 8,      /*!< EXTI Line2 Interrupt                                 */
    
11.   EXTI3_IRQn                  = 9,      /*!< EXTI Line3 Interrupt                                 */
    ) P3 [& J7 z  k- a2 b! E! }
12.   EXTI4_IRQn                  = 10,     /*!< EXTI Line4 Interrupt                                 */
    
13.   DMA1_Channel1_IRQn          = 11,     /*!< DMA1 Channel 1 global Interrupt                      */
    & b" m' r& d2 v& O3 }
14.   DMA1_Channel2_IRQn          = 12,     /*!< DMA1 Channel 2 global Interrupt                      */
    
15.   DMA1_Channel3_IRQn          = 13,     /*!< DMA1 Channel 3 global Interrupt                      */
    0 _1 n% H% S; i( p  _4 S0 k
16.   DMA1_Channel4_IRQn          = 14,     /*!< DMA1 Channel 4 global Interrupt                      */
    
17.   DMA1_Channel5_IRQn          = 15,     /*!< DMA1 Channel 5 global Interrupt                      */
    
18.   DMA1_Channel6_IRQn          = 16,     /*!< DMA1 Channel 6 global Interrupt                      */
    
19.   DMA1_Channel7_IRQn          = 17,     /*!< DMA1 Channel 7 global Interrupt                      */
    
20. 
    8 f) s2 T" x$ s( x; Y
21.     NVIC_InitStructure.NVIC_IRQChannel = DMA1_Channel1_IRQn;
    
22.     NVIC_InitStructure.NVIC_IRQChannelPreemptionPriority = 0;
    
23.     NVIC_InitStructure.NVIC_IRQChannelSubPriority = 0;
    
24.     NVIC_InitStructure.NVIC_IRQChannelCmd = ENABLE;
    
25.     NVIC_Init(&NVIC_InitStructure);

复制代码

* U" r2 L8 O6 g1 r

而NVIC_Init()这个函数：

1. /**
   & T& u# w) m) r4 i" D  ]3 `
2.   * @brief  Initializes the NVIC peripheral according to the specified
   4 W) T$ |6 L9 N6 v, e! N/ k
3.   *         parameters in the NVIC_InitStruct.
   
4.   * @param  NVIC_InitStruct: pointer to a NVIC_InitTypeDef structure that contains
   
5.   *         the configuration information for the specified NVIC peripheral.
   
6.   * @retval None
   
7.   */
   0 A7 o/ M! o: A8 m4 G
8. void NVIC_Init(NVIC_InitTypeDef* NVIC_InitStruct)
   & W0 e" V8 R1 ^7 d" G, ]
9. {
   # r1 e3 I" H( x$ L; s" D% K
10.   uint32_t tmppriority = 0x00, tmppre = 0x00, tmpsub = 0x0F;
    ' w: U. x* ~4 j/ M; a0 l! t2 j
11.   
    $ a' ]7 }+ Q/ X9 ?9 x! M, A# z
12.   /* Check the parameters */
    
13.   assert_param(IS_FUNCTIONAL_STATE(NVIC_InitStruct->NVIC_IRQChannelCmd));
    
14.   assert_param(IS_NVIC_PREEMPTION_PRIORITY(NVIC_InitStruct->NVIC_IRQChannelPreemptionPriority));  
    
15.   assert_param(IS_NVIC_SUB_PRIORITY(NVIC_InitStruct->NVIC_IRQChannelSubPriority));
    
16.    
    
17.   if (NVIC_InitStruct->NVIC_IRQChannelCmd != DISABLE)
    
18.   {
    
19.     /* Compute the Corresponding IRQ Priority --------------------------------*/   
    
20.     tmppriority = (0x700 - ((SCB->AIRCR) & (uint32_t)0x700))>> 0x08;
    1 R( ^4 F% \  m5 o. |
21.     tmppre = (0x4 - tmppriority);
    
22.     tmpsub = tmpsub >> tmppriority;
    
23. 
    
24.     tmppriority = (uint32_t)NVIC_InitStruct->NVIC_IRQChannelPreemptionPriority << tmppre;
    $ Q  M# d7 B$ b. p8 U9 _( r
25.     tmppriority |=  NVIC_InitStruct->NVIC_IRQChannelSubPriority & tmpsub;
    
26.     tmppriority = tmppriority << 0x04;
    . j, n8 k( a+ T8 K9 `9 f3 h* ~
27.         
    2 g  z0 T7 A8 D
28.     NVIC->IP[NVIC_InitStruct->NVIC_IRQChannel] = tmppriority;
    
29.    
    8 B7 ^5 Z) O3 m8 Z+ h
30.     /* Enable the Selected IRQ Channels --------------------------------------*/
    
31.     NVIC->ISER[NVIC_InitStruct->NVIC_IRQChannel >> 0x05] =
    
32.       (uint32_t)0x01 << (NVIC_InitStruct->NVIC_IRQChannel & (uint8_t)0x1F);
    
33.   }
    5 ~- P& T/ D/ q! t; ^/ W2 n
34.   else
    
35.   {
    
36.     /* Disable the Selected IRQ Channels -------------------------------------*/
    
37.     NVIC->ICER[NVIC_InitStruct->NVIC_IRQChannel >> 0x05] =
    
38.       (uint32_t)0x01 << (NVIC_InitStruct->NVIC_IRQChannel & (uint8_t)0x1F);
    $ h1 z; F0 r1 ~! d/ y1 P! }
39.   }
    ; J6 d2 M& N/ o# Z  E4 r& U" e- _
40. }

复制代码

# M! q% ]" ?( U5 A: @: s

可以看到，它会去设置几个寄存器：NVIC的IP，ISER，ICER等等，NVIC是基址，为：

1. #define SCS_BASE            (0xE000E000)                              /*!< System Control Space Base Address */
   
2. #define NVIC_BASE           (SCS_BASE +  0x0100)                      /*!< NVIC Base Address                 */
   9 R! i# [8 r; q/ B
3. #define SCB_BASE            (SCS_BASE +  0x0D00)                      /*!< System Control Block Base Address */
   
4. 
   . l9 s! D7 b& d4 r
5. 
   
6. #define NVIC                ((NVIC_Type *)          NVIC_BASE)        /*!< NVIC configuration struct         */

复制代码

4 E9 ~" a  p# m4 H

NVIC_Type为：

1. /** @addtogroup CMSIS_CM3_NVIC CMSIS CM3 NVIC
   
2.   memory mapped structure for Nested Vectored Interrupt Controller (NVIC)
   
3.   @{
   
4. */
     U3 `  \4 [3 w
5. typedef struct
   
6. {
   
7.   __IO uint32_t ISER[8];                      /*!< Offset: 0x000  Interrupt Set Enable Register           */
   
8.        uint32_t RESERVED0[24];                                   
   
9.   __IO uint32_t ICER[8];                      /*!< Offset: 0x080  Interrupt Clear Enable Register         */
   & v8 i# H. n. C& D% E& {
10.        uint32_t RSERVED1[24];                                    
    
11.   __IO uint32_t ISPR[8];                      /*!< Offset: 0x100  Interrupt Set Pending Register          */
    * D4 [* G; T6 o6 y1 m% }
12.        uint32_t RESERVED2[24];                                   
    
13.   __IO uint32_t ICPR[8];                      /*!< Offset: 0x180  Interrupt Clear Pending Register        */
    
14.        uint32_t RESERVED3[24];                                   
    ; }9 |* _$ v  s( ]) M
15.   __IO uint32_t IABR[8];                      /*!< Offset: 0x200  Interrupt Active bit Register           */
    
16.        uint32_t RESERVED4[56];                                   
    
17.   __IO uint8_t  IP[240];                      /*!< Offset: 0x300  Interrupt Priority Register (8Bit wide) */
    
18.        uint32_t RESERVED5[644];                                 
    ! K# ~$ p4 e  K) S
19.   __O  uint32_t STIR;                         /*!< Offset: 0xE00  Software Trigger Interrupt Register     */
    
20. }  NVIC_Type;                                               
    - M% A" |( V- M& a5 B
21. /*@}*/ /* end of group CMSIS_CM3_NVIC */

复制代码

从上面可以了解到的是，NVIC的寄存器的基址是没有错的，《The Definitive Guide to the ARM Cortex-M3》 85页有个比较详细的内存图；或者查看《Cortex-M3 Technical Reference Manual Revision r1p1》3.4 System address map，6.3 NVIC programmers model：

3 t  h& g4 K# {% f+ t

以及：

9 @, Z3 k- R1 p6 J2 {/ @

/ t1 t5 |& E! J: k. x

B3.4 Nested Vectored Interrupt Controller (NVIC)的相关说明，例如：

3 m+ ?$ Y/ f. u

当然，你看权威指南也可以的，在其APPENDIX D：NVIC Registers Quick Reference里面也有所描述。

但还有一个问题，我怎么知道这个Interrupt Set-Enable Registers寄存器的哪个位对应哪个中断呢？例如NVIC_ISER0的第0位对应哪个呢，其实，上面的表B3-31的说明已经说了，每一位对应一个中断号，所以我们还得看看stm32F103对应的中断号，可以查阅《RM0008:Reference manual》的第10章，Interrupts and events中的中断向量表，找到对应MD容量的那个表Table 63. Vector table for other STM32F10xxx devices，前面16个M3内核的中断，不可以从这个寄存器里控制，所以不管，我们从WWDG开始，可以看到这个表中的第一列即对应于寄存器中的某位（超过31的自己换算一下即可）：

可以看到，STM32F10x standard peripheral library文件stm32f10x.h中的中断号的定义是能够与这里对应上的。

另外，stm32F103RB的Datasheet（CD00161566）里面的2.3.5 Nested vectored interrupt controller (NVIC)提到F103仅有43个可屏蔽中断，所以只需用到NVIC_ISER0和NVIC_ISER1来设置启用外设中断。

! j2 ]" I- I5 f