编写基础RCC（Reset and Clock Control）

4 Q! z5 d1 Q6 Q% G* g& Y& L  c

AHB、APB1、APB2最大频率都是170MHz。

0 q5 _' x, }! w1 ]6 [# j; Y

0 j7 K. l- w7 |+ e7 O! `2 b

# p! L, _2 Z+ n5 ]' z- @
: p7 X; V0 [8 _; B. s- S4 o时钟树
% k9 }! I( g" T+ O
: H# j/ Y+ a- ~5 J/ a4 `2 v

要想配置时钟首先必须要看明白时钟树。
3 r0 ^1 G5 m9 I; R4 ]! k

8 X( Z4 q; G* \2 ~3 \
PLL

/ M* n( S; f* Y% a+ d

配置时钟精髓就是PLL倍频，因此搞清楚了它就很好解决了。

手册上对PLL配置步骤如下图：

" ]* a$ L& h8 G首先通过上面的时钟树也可以看出来PLL的时钟源有两种：HSI、HSE。PLL的分频、倍频配置在RCC_PLLCFGR寄存器中。
% M+ J( ^4 q+ c. l: O# [配置PLL的过程是：
* g! R2 S' B( b3 ^1 b$ J# G6 L

6 X+ c, r( N; [0 d6 e4 q3 P

• 将RCC_CR的PLLON位清零来关闭PLL。
• 查询RCC_CR的PLLRDY是否被清零了，如果该位为0说明PLL已经关闭。
• 配置分频、倍频系数等（单纯的使能或者关闭PLL_P、PLL_Q或者PLL_R不需要这些步骤，直接操作即可）。
• 将PLLON设置为1，再次启用PLL。
• 通过在RCC_PLLCFGR寄存器中配置PLLPEN、PLLQEN、PLLREN来启用所需的PLL输出。 注：PLL输出频率不得大于170MHz。 当一个时钟源被直接使用或通过PLL作为一个系统时钟，是不可能停止它。
  ! w$ a5 k, E7 e+ ^
  ' l1 ]" |" q5 D0 e

+ N- I: C; z/ _- Z5 Q5 Z2 D6 t

PWR
% C; g: _' R4 v! h. i: I' w$ _
9 M% w9 ]- m8 d  J. Q

在不同的工作频率下，对应的电源模式也不一样。

可能是为了满足不同频率下的功耗管理，高时钟对应高内核电压，我使用TI的5529时也有倍频时修改内核电压的的操作。
g474的电源模式与各个时钟频率对应关系如下表：

PWR_CR1的VOS[1:0]对应Range2和Range1：

) X3 @9 x1 X8 h

至于Range1的normal模式和boost模式是在PWR_CR5寄存器的R1MODE位配置，R1MODE为0就是boost模式：

( M" V" F0 `) J& |+ |1 c2 N" I

9 s. e5 Y# I* o- g- z- |) ?9 y

g474的R1MODE位与SYSCLK的对应关系如下：
# |  i* e9 E/ `' a& T1 \3 R

) S! Z% ^5 o/ h' ]% d! p; E

( I* C8 C) q5 M' I7 n  f

) O9 G' R6 C. E% s2 |手册中还介绍了从range_normal切换到range_boost模式的步骤：
( A; _# e. C! T

3 c( c: n8 n' V6 E( z

. Y5 J  D2 }+ }7 m. K

• 在切换到更高的系统频率之前，系统时钟必须用AHB分频器除以2。
• 清除的R1MODE位在PWR_CR5寄存器中。
• 在range1 boost模式中，根据新的频率目标调整等待状态的数量。
• 配置并切换到新的系统频率。
• 等待至少1us，然后重新配置AHB预压器以获得所需的HCLK时钟频率
  - w* i1 ?. |) A5 l0 Y0 f# E9 y
  

FLASH

这个是我原来忽略的地方，原来就配置了PLL和PWR，然后倍频到140MHz就是极限了，后来我反复查阅手册，才发现了原来少了对FLASH的访问比率的配置。（可以看到上面的range_normal切换到range_boost模式步骤里已经提到了修改FLASH访问比率的事，但是由于没看懂是什么意思，还以为是延时1us，因此配置170MHz时候就失败了。）

上面提到range_normal切换到range_boost步骤里有这么一句：

• 在range1 boost模式中，根据新的频率目标调整等待状态的数量（FLASH_ACR的LATENCY位）。
  
  4 {! r3 T) n" Y& N! v( b

那么就看看这个 FLASH_ACR 的 LATENCY到底是个什么。

7 r' I4 f6 M. Y, E& ]+ X+ V查阅手册找到这个寄存器：

, @. ]% L7 [8 F# P7 Y* W! u

可以看到LATENCY在最低位：

& P" f' U8 n$ {0 a3 |4 [

. A; Q9 W5 ?/ D+ ~

4 C( k3 V: k4 \1 H2 Q. G- V. q( V

LATENCY[3:0]：这些位表示SYSCLK(系统时钟)周期与Flash访问时间的比率。

; @( H" I( M2 @9 t知道了它是干嘛的，那么它到底设置为多少合适呢？如下图所示：

3 ]7 F: v! T- c, M/ f9 z

为了正确地从闪存读取数据，等待状态(延迟)的数量必须根据CPU时钟(HCLK)的频率和内部电压范围的设备VCORE被正确地编程在闪存访问控制寄存器(FLASH_ACR)。参考第6.1.5节:动态电压缩放管理。表29显示了等待状态和CPU时钟频率之间的对应关系。

对号入座，我要设置为170MHz，模式为Range 1 Boost模式，那么对应LATENCY值应该为4WS，因此将其配置为4。

FLASH->ACR |= FLASH_ACR_LATENCY_4WS;

/ D: V  S: O" k5 d9 y

配置函数

有了上面的概念就可以进行编写时钟函数了。
/ c4 e" w+ Q3 |/ s5 t步骤如下：

• 开启HSE（鄙人的板子HSE为8MHz）并确认HSE就绪；
• 关闭PLL并确认PLL已经关闭；
• AHB二分频；
• 配置为range1_boost（默认复位为range1_normal模式）；
• 配置FLASH_ACR的访问时间比率；
• 配置PLL；
• 打开PLL并确认PLL就绪；
• 使能PLL_R；
• 配置系统时钟为PLL输入，并确认系统时钟就绪；
• 延时至少1us后切换AHB为不分频。
  . T- t# |( c9 g. m+ p8 H% k

( u* J7 c$ F5 U. p! ~. u

1. u8 SYSCLK_140MHz(void)
   ( `" [0 q. Q5 r6 N
2. {
   
3.         u16 temp = 0x2000;
   
4.         RCC->CR |= RCC_CR_HSEON;//打开HSE
   
5.         while((!(RCC->CR & RCC_CR_HSERDY))&&(--temp));//等待HSE就绪
   ' r8 k" [: p& Z/ {
6.         if(!temp)//检查是否超时
   ! i% `& g: ]: {
7.         {
   " A7 k) F) U& V- s4 _8 H
8.                 return FAILED;
   0 X6 S  ]# s7 u7 \1 s
9.         }
   
10.         RCC->CR &= ~RCC_CR_PLLON;//关闭PLL
    ! K( N; ~$ @' K% T
11.         temp = 0x2000;
    ( a3 T, q2 B; {% m8 j8 Z' l
12.         while((RCC->CR & RCC_CR_PLLRDY) && (--temp));//等待PLL下线
    
13.         if(!temp)//检查是否超时
    # J3 m% w* W1 b% ~% o
14.         {
    
15.                 return FAILED;
    
16.         }
    , b( n* |' k9 c* r1 y" e: P7 S' w
17.         RCC->CFGR = RCC_CFGR_PPRE2_DIV2|RCC_CFGR_PPRE1_DIV4|RCC_CFGR_HPRE_DIV2|RCC_CFGR_SW_HSI;
    - u& [6 J1 x# y  B9 X
18.         //系统时钟选择内部高速时钟，AHB二分频，APB1四分频，APB2二分频
    
19.         temp = 0x2000;
    
20.         while(--temp);//等待AHB稳定
    # U* W! {) q- c, s5 [8 f
21.         PWR->CR5 &= ~PWR_CR5_R1MODE;//设置为range1_boost模式
    
22.         FLASH->ACR &= ~FLASH_ACR_LATENCY;//清除LATENCY
    - l" ~0 [4 ^" a5 K" _; t
23.         FLASH->ACR |= FLASH_ACR_LATENCY_4WS;//配置LATENCY为4WS
    
24.         temp = 0x2000;
    ; Z) U) ?$ O0 i+ C. ?$ {
25.         while(--temp);//等待系统稳定
    
26.         RCC->PLLCFGR = (70<<RCC_PLLCFGR_PLLN_Pos)|(1<<RCC_PLLCFGR_PLLM_Pos)|RCC_PLLCFGR_PLLSRC_HSE;//(8*70)/2 = VCO = 280MHz
    
27.         RCC->CR |= RCC_CR_PLLON;//打开PLL
    # N9 Z, f2 f/ l" H) l. X' O
28.         temp = 0xf000;
    
29.         while((!(RCC->CR & RCC_CR_PLLRDY)) && (--temp));//等待PLL准备就绪
    0 b1 W: [! o3 T8 L
30.         if(!temp)
    
31.         {
    / G1 G% y4 F/ ^
32.                 return FAILED;
      E7 D' E# P+ O
33.         }
    " E! \6 R9 U' u: a
34.         RCC->PLLCFGR |= RCC_PLLCFGR_PLLREN;//使能PLL_R
    % O! r; I: l/ u9 s/ y) B, u
35.         RCC->CFGR |= RCC_CFGR_SW_PLL;//设置系统时钟选择PLL
    * x3 e: @" N: y  l1 A' S% I2 D# Y
36.         temp = 0xf000;
    0 v7 I7 b& D& \5 w3 {
37.         while(((RCC->CFGR & RCC_CFGR_SWS) != RCC_CFGR_SWS) && (--temp));//等待系统设置PLL主时钟完成标志位置位
    " L! A, _' o. C) [3 h
38.         if(temp)
    + H) n. @3 i, N
39.         {
    
40.                 temp = 0;
    
41.                 while(--temp);//等待系统稳定
    
42.                 RCC->CFGR &= ~RCC_CFGR_HPRE;//AHB 不分频 == SYSCLK
    
43.                 return SUCCEED;
    5 M' V( G0 k/ @
44.         }
    
45.         else
    0 T- u9 W. J5 ^3 F3 P  o9 ~
46.         {
    
47.                 return FAILED;
    
48.         }        
    6 g" w  I( n, f+ R) B9 ?/ w
49. }

复制代码

然后就配置结束了，通过定时器验证确实为170MHz。

附录：RCC寄存器
) q5 m  z: M. W! T3 |
! d' w% M, V8 \. E  \

最后：

2 L# c9 ~+ z0 |; @) g. F附上本人写的寄存器配置，方便个人配置，要啥直接删注释就好：

1. //================================RCC->CR========================================
   
2.         RCC->CR |= 0                //default: 0x0000 0063
   + O- E/ y& o( a+ t4 [
3.         //        //RCC_CR_PLLRDY                //bit25【read only】:        PLL Ready
   
4.         //        |RCC_CR_PLLON                //bit24: 使能PLL。
   
5.         //        |RCC_CR_CSSON                //bit19: 时钟安全系统使能。0 OFF ; 1 ON
   
6.         //        |RCC_CR_HSEBYP                //bit18: 0 HSE晶振不旁路        1 HSE晶振旁路
   $ T' t- a1 G2 `
7.         //        //RCC_CR_HSERDY                //bit17【read only】:        HSE Ready
   
8.                 |RCC_CR_HSEON                //bit16: 使能HSE
   9 F8 Q% F9 F- @4 j, Q7 Z0 u7 o6 A
9.         //        |RCC_CR_HSIRDY                //bit10: HSI16时钟准备就绪
   : @; f/ ]7 e! w' I6 ^! C$ T
10.         //        |RCC_CR_HSIKERON        //bit09: 停止模式HSI是否启动
    
11.         //        |RCC_CR_HSION                //bit08: 1 HSION   0 OFF
    ; [8 o, }. S3 }, Q
12.         ;
    
13. 
    3 K2 G/ U9 W0 C
14. //================================RCC->PLLCFGR ========================================
    
15.         RCC->PLLCFGR = 0                //default: 0x0000 1000
    
16.         //        |RCC_PLLCFGR_PLLPDIV        //bit31-27[4:0]: P 分频 给ADC用
    
17.                                                                 // 00000: PLL “P” clock is controlled by the bit PLLP
    
18.                                                                 // 00001: Reserved.
    
19.                                                                 // 00010: PLL “P” clock = VCO / 2
    8 h6 L1 B5 ^  f0 e2 j
20.                                                                 // ....
    
21.                                                                 // 11111: PLL “P” clock = VCO / 31
    9 B+ V, X* D9 g' W7 b/ h% e5 ]5 x
22.         //        |RCC_PLLCFGR_PLLR                //bit26-25[1:0]: 锁相环R 分频
    
23.                                                         ///        // 00: PLLR = 2
    
24.                                                                 // 01: PLLR = 4
    
25.                                                                 // 10: PLLR = 6
    
26.                                                                 // 11: PLLR = 8
    
27.         //        |RCC_PLLCFGR_PLLREN                //bit24: PLLR使能
    % Y* ~! X: ?$ H8 G4 D0 @
28.         //        |RCC_PLLCFGR_PLLQ_0                //bit22-21[1:0]: Q分频，USB用。分频参数与R分频一样
    
29.         //        |RCC_PLLCFGR_PLLQEN                //bit20: PLLQ使能
    
30.         //        |RCC_PLLCFGR_PLLP                //bit17: P 分频
    
31.                                                                 // 0: PLLP = 7
    
32.                                                                 // 1: PLLP = 17
    
33.         //        |RCC_PLLCFGR_PLLPEN                //bit16: PLLP 使能
    0 G! L' |- U4 I1 J4 V
34.         //----------------------- VCO = 280MHz
    " ^/ W" i, ?+ J1 w" b3 W
35.                 |(70<<RCC_PLLCFGR_PLLN_Pos)//bit14-08[6:0]: PLL的倍频 不能小于8
    
36.                                                                 // 0000000: PLLN = 0 wrong configuration
    ! ~0 w' L* d( h& K3 t
37.                                                                 // 0000001: PLLN = 1 wrong configuration
    
38.                                                                 // ...
    
39.                                                                 // 0000111: PLLN = 7 wrong configuration
    7 H  E* b% ^0 ]5 T1 e7 o5 x+ S- c
40.                                                                 // 0001000: PLLN = 8
    
41.                                                                 // 0001001: PLLN = 9
    ( e* i8 t+ G, n6 z
42.                                                                 // ...
    
43.                                                                 // 1111111: PLLN = 127
    
44.                 |(1<<RCC_PLLCFGR_PLLM_Pos)//bit07-04[3:0]: PLL初始分频
    
45.                                                                 // 0000: PLLM = 1
    
46.                                                         ///        // 0001: PLLM = 2
    ) i3 ~+ O% M: U2 x; O. F0 z# f- m
47.                                                                 // 0010: PLLM = 3
    
48.                                                                 // 0011: PLLM = 4
    
49.                                                                 // 0100: PLLM = 5
    
50.                                                                 // 0101: PLLM = 6
    , z* t5 w" C; J  n& R$ @- U! O
51.                                                                 // 0110: PLLM = 7
    
52.                                                                 // 0111: PLLM = 8
    
53.                                                                 // 1000: PLLSYSM = 9
    " u7 j, e. h) H
54.                                                                 // ...
    
55.                                                                 // 1111: PLLSYSM= 16
    
56.                 |RCC_PLLCFGR_PLLSRC                //bit01-00[1:0]: PLL时钟源选择。
    1 g2 S. x) E$ _, H
57.                                                                 // 00: No clock sent to PLL
    4 E  Z; A. u* z& L5 C/ s. A  @' ?
58.                                                                 // 01: No clock sent to PLL
    
59.                                                                 // 10: HSI16 clock selected as PLL clock entry
    5 y' n$ z+ o: A/ Y0 p% s# H0 @
60.                                                         ///        // 11: HSE clock selected as PLL clock entry
    - ]( B1 V' g( z% S* r4 c
61.         ;
    
62. 
    ( ~. Z9 [) h8 T4 b- n: h* A4 c, h
63. //================================RCC->CFGR========================================
    1 v$ h  C! x  E
64.         RCC->CFGR = 0                        //default: 0x0000 0005
    
65.         //        |RCC_CFGR_MCOPRE                //bit30-28[2:0]: MCO输出时钟分频
    
66.                                                                 // 000: MCO is divided by 1
    : F* q  \' c9 S% u+ Y' Y8 f
67.                                                                 // 001: MCO is divided by 2
    % F, i' K. M% m8 {6 j
68.                                                                 // 010: MCO is divided by 4
    
69.                                                                 // 011: MCO is divided by 8
    / }% @$ X7 a0 A: L5 W+ m8 [
70.                                                                 // 100: MCO is divided by 16
    ! q8 h" l1 w7 k
71.                                                                 // Others: not allowed
    
72.         //        |RCC_CFGR_MCOSEL                //bit27-24[3:0]: MCO输出时钟选择
    + L) ]- ?1 `+ ~  M3 A6 b
73.                                                                 // 0000: MCO output disabled, no clock on MCO
    
74.                                                                 // 0001: SYSCLK system clock selected
    
75.                                                                 // 0010: Reserved, must be kept at reset value
    
76.                                                                 // 0011: HSI16 clock selected
    / C; I/ z8 @2 _* O
77.                                                                 // 0100: HSE clock selected
    + W0 d5 {% p3 Z6 {7 @
78.                                                                 // 0101: Main PLL clock selected
    
79.                                                                 // 0110: LSI clock selected
    1 m1 Z' G2 L% `
80.                                                                 // 0111: LSE clock selected
    ; y% Q) R5 r/ |
81.                                                                 // 1000: Internal HSI48 clock selected
    - G& ^( t3 L. B* w$ a- h
82.                 |RCC_CFGR_PPRE2_DIV2        //bit13-11[2:0]: APB2预分频
    
83.                                                                 // 0xx: HCLK not divided
    
84.                                                                 // 100: HCLK divided by 2
    9 Y1 P5 A8 E5 O. }
85.                                                                 // 101: HCLK divided by 4
    
86.                                                                 // 110: HCLK divided by 8
    
87.                                                                 // 111: HCLK divided by 16
    1 ^3 x+ p- t% d# U* h
88.                 |RCC_CFGR_PPRE1_DIV4        //bit10-08[2:0]: APB1预分频
    4 a$ |. e# a' B% }8 z
89.                                                                 // 0xx: HCLK not divided
    
90.                                                                 // 100: HCLK divided by 2
    7 d" D& h) y2 |. ]: `
91.                                                                 // 101: HCLK divided by 4
    
92.                                                                 // 110: HCLK divided by 8
    " j+ o9 b1 d" C3 P
93.                                                                 // 111: HCLK divided by 16
    
94.         //        |RCC_CFGR_HPRE                        //bit07-04[3:0]: AHB预分频（改变core电压之前应该先查看这些时钟频率）
    ( ]# p7 n0 O; V# p! r3 L8 D
95.                                                                 // 0xxx: SYSCLK not divided
    
96.                                                                 // 1000: SYSCLK divided by 2
    0 |* n- T2 s/ y6 w9 ]+ t# Y
97.                                                                 // 1001: SYSCLK divided by 4
    
98.                                                                 // 1010: SYSCLK divided by 8
    
99.                                                                 // 1011: SYSCLK divided by 16
    * m* A( ]% B: f! e3 e" Z" g, P9 ?4 B
100.                                                                 // 1100: SYSCLK divided by 64
     
101.                                                                 // 1101: SYSCLK divided by 128
     
102.                                                                 // 1110: SYSCLK divided by 256
     % b- i9 r2 {6 C( q/ L6 D& k
103.                                                                 // 1111: SYSCLK divided by 512
     
104.         //RCC_CFGR_SWS                        //bit03-02[1:0]【read only】:系统时钟源选择状态，该位与SW对应。
     
105.                 |RCC_CFGR_SW                //bit01-00[1:0]: 系统时钟源选择。
     
106.                                                                 // 00: Reserved, must be kept at reset value
     
107.                                                                 // 01: HSI16 selected as system clock
     
108.                                                                 // 10: HSE selected as system clock
     * d9 h! B5 t% U) t; d
109.                                                         ///        // 11: PLL selected as system clock
     
110.         ;

复制代码

下面是RCC寄存器：

& k) L) b$ h- |( X% w6 L- |/ p
& c8 v- S" d% L8 B; Z6 C

1. void RCC_Init(void)
   
2. {
   
3.         //--------------------------------------------------------------------------------------//
   4 K0 _& `3 P" @7 p" S# X
4.         //---------------------------------------- AHB1 ----------------------------------------//
   / k) f$ ^" q& E" d) K/ _* y7 l& x
5.         //--------------------------------------------------------------------------------------//
   
6.         RCC->AHB1RSTR |= 0                        //default: 0x0000 0000
   8 b. D' ^3 P) {- l  Z
7.         //        |RCC_AHB1RSTR_CRCRST                //bit12
   $ P: x' p1 E( ~8 ~2 b7 x+ D
8.         //        |RCC_AHB1RSTR_FLASHRST                //bit08
   * Q, [" a$ P/ X: s4 u! C
9.         //        |RCC_AHB1RSTR_FMACRST                //bit04
   
10.         //        |RCC_AHB1RSTR_CORDICRST                //bit03
    
11.         //        |RCC_AHB1RSTR_DMAMUX1RST        //bit02
    
12.         //        |RCC_AHB1RSTR_DMA2RST                //bit01
    
13.         //        |RCC_AHB1RSTR_DMA1RST                //bit00
    
14.         ;
    
15.         RCC->AHB1RSTR &= 0xffffffff        //default: 0x0000 0000
    ! a& e; J& \0 D
16.         //        &~RCC_AHB1RSTR_CRCRST                //bit12
    
17.         //        &~RCC_AHB1RSTR_FLASHRST                //bit08
    0 m. `& E9 [- k* z8 `
18.         //        &~RCC_AHB1RSTR_FMACRST                //bit04
    
19.         //        &~RCC_AHB1RSTR_CORDICRST        //bit03
    
20.         //        &~RCC_AHB1RSTR_DMAMUX1RST        //bit02
    
21.         //        &~RCC_AHB1RSTR_DMA2RST                //bit01
    " x( k+ b$ b3 W! A5 Y
22.         //        &~RCC_AHB1RSTR_DMA1RST                //bit00
    
23.         ;
    
24.         
    5 u+ h" s7 n( ]) X+ v; C
25.         RCC->AHB1ENR |= 0                        //default: 0x0000 0100
    0 X' q# L2 o' L9 E# j
26.         //        |RCC_AHB1ENR_CRCEN                        //bit12
    
27.         //        |RCC_AHB1ENR_FLASHEN                //bit08
    
28.         //        |RCC_AHB1ENR_FMACEN                        //bit04
    " h, y. ?9 z8 N- z# Q0 Z& l# t  n7 d
29.         //        |RCC_AHB1ENR_CORDICEN                //bit03
    , c& V- ~' P: ]' P4 ^7 T& Z& o
30.         //        |RCC_AHB1ENR_DMAMUX1EN                //bit02
      K1 H. U! k1 Z' ]# L' G6 ~9 K4 L& z
31.         //        |RCC_AHB1ENR_DMA2EN                        //bit01
    
32.         //        |RCC_AHB1ENR_DMA1EN                        //bit00
    7 p0 S5 t( G' G  j# Q6 W
33.         ;
    6 k! v* _% ?& a
34.         //--------------------------------------------------------------------------------------//
    9 b2 R% K: g* B0 V
35.         //---------------------------------------- AHB2 ----------------------------------------//
    
36.         //--------------------------------------------------------------------------------------//
    
37.         RCC->AHB2RSTR |= 0                        //defualt: 0x0000 0000
    / U1 I* Y- a( d1 @4 L" N5 y3 T
38.         //        |RCC_AHB2RSTR_RNGRST                //bit26
    
39.         //        |RCC_AHB2RSTR_RNGRST                //bit24
    + m" L7 X% l. M, M2 `# h$ f% @! [8 d
40.         //        |RCC_AHB2RSTR_DAC4RST                //bit19
    
41.         //        |RCC_AHB2RSTR_DAC3RST                //bit18
    
42.         //        |RCC_AHB2RSTR_DAC2RST                //bit17
      ~0 ~2 y+ w& q5 J% J. E! ?2 S% z
43.         //        |RCC_AHB2RSTR_DAC1RST                //bit16
    
44.         //        |RCC_AHB2RSTR_ADC345RST                //bit14
    , U$ n4 M0 e- }$ s& z+ f# T
45.         //        |RCC_AHB2RSTR_ADC12RST                //bit13
    1 Q& r& E, ?; x& i$ v4 g
46.         //        |RCC_AHB2RSTR_GPIOGRST                //bit06
    8 U+ _: l/ D; Y3 C1 C! a  F) n
47.         //        |RCC_AHB2RSTR_GPIOFRST                //bit05
    1 V9 z' [2 @( A5 K1 M
48.         //        |RCC_AHB2RSTR_GPIOERST                //bit04
    : k0 W7 V+ ~! S* w( ~4 G3 d
49.         //        |RCC_AHB2RSTR_GPIODRST                //bit03
    8 p8 o' W* G% T( H' i7 G/ B
50.                 |RCC_AHB2RSTR_GPIOCRST                //bit02
    4 p: j6 d& C6 {% ^8 z
51.         //        |RCC_AHB2RSTR_GPIOBRST                //bit01
    
52.         //        |RCC_AHB2RSTR_GPIOARST                //bit00
    , e% u0 m$ k* n9 z/ B7 x
53.         ;
    
54.         RCC->AHB2RSTR &= 0xffffffff        //defualt: 0x0000 0000
    
55.         //        &~RCC_AHB2RSTR_RNGRST                //bit26
      r: I, i1 @- u6 t+ X
56.         //        &~RCC_AHB2RSTR_RNGRST                //bit24
    " |3 w5 d4 u( {
57.         //        &~RCC_AHB2RSTR_DAC4RST                //bit19
    + J0 y6 E2 m9 D! y" F
58.         //        &~RCC_AHB2RSTR_DAC3RST                //bit18
    
59.         //        &~RCC_AHB2RSTR_DAC2RST                //bit17
    0 G- {; m7 d3 j+ A- e' f
60.         //        &~RCC_AHB2RSTR_DAC1RST                //bit16
    
61.         //        &~RCC_AHB2RSTR_ADC345RST        //bit14
    $ z$ [2 E: B0 k( E
62.         //        &~RCC_AHB2RSTR_ADC12RST                //bit13
    + A9 E7 d2 K3 \+ Z1 d1 Z4 {
63.         //        &~RCC_AHB2RSTR_GPIOGRST                //bit06
    
64.         //        &~RCC_AHB2RSTR_GPIOFRST                //bit05
    
65.         //        &~RCC_AHB2RSTR_GPIOERST                //bit04
    & O7 I; N/ r$ f% _6 ]& c
66.         //        &~RCC_AHB2RSTR_GPIODRST                //bit03
    ( H/ @/ P1 o- W$ j
67.                 &~RCC_AHB2RSTR_GPIOCRST                //bit02
    
68.         //        &~RCC_AHB2RSTR_GPIOBRST                //bit01
    
69.         //        &~RCC_AHB2RSTR_GPIOARST                //bit00
    7 v) o% P; C# K0 r& x3 u# W
70.         ;
    
71.         RCC->AHB2ENR = 0                        //default: 0x0000 0000
    ' a! v% o& R& A
72.         //        |RCC_AHB2ENR_RNGEN                        //bit26
    
73.         //        |RCC_AHB2ENR_DAC4EN                        //bit19
    - z" X1 d& h# l6 D
74.         //        |RCC_AHB2ENR_DAC3EN                        //bit18
    5 n& m; I3 e9 x) ]1 M; R2 P8 _
75.         //        |RCC_AHB2ENR_DAC2EN                        //bit17
    2 g' [/ }, Z3 Q& ]
76.         //        |RCC_AHB2ENR_DAC1EN                        //bit16
    
77.         //        |RCC_AHB2ENR_ADC345EN                //bit14
    6 v3 `4 h5 q; _5 p6 o
78.         //        |RCC_AHB2ENR_ADC12EN                //bit13
    ( M  @4 ^$ i; b+ R7 O' d
79.         //        |RCC_AHB2ENR_GPIOGEN                //bit06
    
80.         //        |RCC_AHB2ENR_GPIOFEN                //bit05
    
81.         //        |RCC_AHB2ENR_GPIOEEN                //bit04
    3 l: ~( ?& y( d: O) l
82.         //        |RCC_AHB2ENR_GPIODEN                //bit03
    
83.                 |RCC_AHB2ENR_GPIOCEN                //bit02
    
84.         //        |RCC_AHB2ENR_GPIOBEN                //bit01
    
85.         //        |RCC_AHB2ENR_GPIOAEN                //bit00
    
86.         ;
    
87.         //--------------------------------------------------------------------------------------//
    0 j5 z* D0 S8 A, D* J
88.         //---------------------------------------- AHB3 ----------------------------------------//
    6 q2 C" p4 R! k
89.         //--------------------------------------------------------------------------------------//
    . ^+ S  A! g: J0 V0 j5 N
90.         RCC->AHB3RSTR |= 0                        //default:0x0000 0000
    
91.         //        |RCC_AHB3RSTR_QSPIRST                //bit08
    
92.         //        |RCC_AHB3RSTR_FMCRST                //bit00
    
93.         ;
    " Y  F' p- t0 B% z( J5 d8 C
94.         RCC->AHB3RSTR &= 0xffffffff        //default:0x0000 0000
    ; n4 ]% {# [+ ?6 l: N6 U* V2 ~
95.         //        &~RCC_AHB3RSTR_QSPIRST                //bit08
      ~6 i: z' e# \- U# G: A1 Q
96.         //        &~RCC_AHB3RSTR_FMCRST                //bit00
    5 W- z3 [8 F; {
97.         ;
    
98. 
    
99.         RCC->AHB3ENR |= 0                        //default: 0x0000 0000
    
100.         //        |RCC_AHB3ENR_QSPIEN                        //bit08
     $ b+ B, c6 J( C: s' T& D, A
101.         //        |RCC_AHB3ENR_FMCEN                        //bit00
     & y/ t. Q0 `5 z; G' x5 H' D  M
102.         ;
     
103.         //--------------------------------------------------------------------------------------//
     
104.         //---------------------------------------- APB1 ----------------------------------------//
     : Z+ {+ t+ |" \
105.         //--------------------------------------------------------------------------------------//
     : N2 w! ?' O5 A. [% a- g8 @6 Q
106.         RCC->APB1RSTR1 |= 0                        //default: 0x0000 0000
     
107.         //        |RCC_APB1RSTR1_LPTIM1RST        //bit31
     / u$ {" O( o* x. g; r/ v. E' s
108.         //        |RCC_APB1RSTR1_I2C3RST                //bit30
     
109.         //        |RCC_APB1RSTR1_PWRRST                //bit28
     8 `# o' [; x/ W" N6 [! S
110.         //        |RCC_APB1RSTR1_FDCANRST                //bit25
     4 W0 C# C; q$ L
111.         //        |RCC_APB1RSTR1_USBRST                //bit23
     
112.         //        |RCC_APB1RSTR1_I2C2RST                //bit22
     
113.         //        |RCC_APB1RSTR1_I2C1RST                //bit21
     6 U, S- F3 V# E# S
114.         //        |RCC_APB1RSTR1_UART5RST                //bit20
     * C3 [  v' L& h& q9 b) O3 m& k
115.         //        |RCC_APB1RSTR1_UART4RST                //bit19
     
116.         //        |RCC_APB1RSTR1_USART3RST        //bit18
     : {- ?2 H6 D- r7 e
117.         //        |RCC_APB1RSTR1_USART2RST        //bit17
     
118.         //        |RCC_APB1RSTR1_SPI3RST                //bit15
     7 y+ I$ i& U9 x2 C4 G
119.         //        |RCC_APB1RSTR1_SPI2RST                //bit14
     
120.         //        |RCC_APB1RSTR1_CRSRST                //bit08
     
121.                 |RCC_APB1RSTR1_TIM7RST                //bit05
     
122.         //        |RCC_APB1RSTR1_TIM6RST                //bit04
     
123.         //        |RCC_APB1RSTR1_TIM5RST                //bit03
     
124.         //        |RCC_APB1RSTR1_TIM4RST                //bit02
     4 Z* p# L( L: t# _/ e- y
125.         //        |RCC_APB1RSTR1_TIM3RST                //bit01
     8 H  S% i( C; g1 B; U2 g
126.         //        |RCC_APB1RSTR1_TIM2RST                //bit00
     
127.         ;
     7 _, L, y5 D) E8 U
128.         RCC->APB1RSTR1 &= 0xffffffff//default: 0x0000 0000
     
129.         //        &~RCC_APB1RSTR1_LPTIM1RST        //bit31
     & g) B% I! O; h  i) f5 L8 ?" w
130.         //        &~RCC_APB1RSTR1_I2C3RST                //bit30
     
131.         //        &~RCC_APB1RSTR1_PWRRST                //bit28
     
132.         //        &~RCC_APB1RSTR1_FDCANRST        //bit25
     
133.         //        &~RCC_APB1RSTR1_USBRST                //bit23
     
134.         //        &~RCC_APB1RSTR1_I2C2RST                //bit22
     
135.         //        &~RCC_APB1RSTR1_I2C1RST                //bit21
     
136.         //        &~RCC_APB1RSTR1_UART5RST        //bit20
     
137.         //        &~RCC_APB1RSTR1_UART4RST        //bit19
     7 I1 C! b/ @$ m$ J# E
138.         //        &~RCC_APB1RSTR1_USART3RST        //bit18
     $ f* z4 R- d. M! D; |
139.         //        &~RCC_APB1RSTR1_USART2RST        //bit17
     6 N. ?! f2 N" L# k1 ]# s
140.         //        &~RCC_APB1RSTR1_SPI3RST                //bit15
     
141.         //        &~RCC_APB1RSTR1_SPI2RST                //bit14
     
142.         //        &~RCC_APB1RSTR1_CRSRST                //bit08
     
143.                 &~RCC_APB1RSTR1_TIM7RST                //bit05
     
144.         //        &~RCC_APB1RSTR1_TIM6RST                //bit04
     : _9 R8 _9 C" w% k& G& S2 w! Y
145.         //        &~RCC_APB1RSTR1_TIM5RST                //bit03
     2 e9 M$ x1 }1 i" v$ \+ ^1 Q' @
146.         //        &~RCC_APB1RSTR1_TIM4RST                //bit02
     * Q7 r2 r5 c# ?6 \
147.         //        &~RCC_APB1RSTR1_TIM3RST                //bit01
     4 W# t  d1 e+ i; v" a# o
148.         //        &~RCC_APB1RSTR1_TIM2RST                //bit00
     
149.         ;
     3 ^- K" b0 v' z3 f" ~0 T; C
150. 
     
151.         RCC->APB1ENR1 |= 0                        //default: 0x0000 0400
     * ?& _1 _: S2 b; n: g% d0 b+ G
152.         //        |RCC_APB1ENR1_LPTIM1EN                //bit31
     7 J2 |! t6 p) X/ S2 O9 Y5 F0 \
153.         //        |RCC_APB1ENR1_I2C3EN                //bit30
     , G3 h' A5 s* T9 S/ x2 z  E5 v' j
154.         //        |RCC_APB1ENR1_PWREN                        //bit28
     6 s9 L) W7 H6 c" G
155.         //        |RCC_APB1ENR1_FDCANEN                //bit25
     
156.         //        |RCC_APB1ENR1_USBEN                        //bit23
     % u9 u8 b, p. h( D$ S4 G
157.         //        |RCC_APB1ENR1_I2C2EN                //bit22
     ( g/ `% _0 T$ v3 I1 g" X
158.         //        |RCC_APB1ENR1_I2C1EN                //bit21
     9 j+ ~6 n2 d& _
159.         //        |RCC_APB1ENR1_UART5EN                //bit20
     
160.         //        |RCC_APB1ENR1_UART4EN                //bit19
     
161.         //        |RCC_APB1ENR1_USART3EN                //bit18
     
162.         //        |RCC_APB1ENR1_USART2EN                //bit17
     % G. F, e: `5 w7 [. x" J- R3 q4 R& v. W
163.         //        |RCC_APB1ENR1_SPI3EN                //bit15
     - \; ]! {- a* T
164.         //        |RCC_APB1ENR1_SPI2EN                //bit14
     
165.         //        |RCC_APB1ENR1_WWDGEN                //bit11
     : H& `- C: w  S' }$ {8 h9 d
166.         //        |RCC_APB1ENR1_RTCAPBEN                //bit10
     # {6 W$ s" |' J) y
167.         //        |RCC_APB1ENR1_CRSEN                        //bit08
       b# k4 |- t3 y. ]
168.                 |RCC_APB1ENR1_TIM7EN                //bit05
     
169.         //        |RCC_APB1ENR1_TIM6EN                //bit04
     : |2 g# r. v  q; J! @2 Z* b2 a$ t
170.         //        |RCC_APB1ENR1_TIM5EN                //bit03
     
171.         //        |RCC_APB1ENR1_TIM4EN                //bit02
     
172.         //        |RCC_APB1ENR1_TIM3EN                //bit01
     - l; C$ k$ L/ B; v  V4 M% D& r3 J
173.         //        |RCC_APB1ENR1_TIM2EN                //bit00
     & k0 ?8 N% p/ w" k
174.         ;
     
175. 
     
176. 
     
177.         RCC->APB1RSTR2 |= 0                        //default: 0x0000 0000
     5 h  F  q# L$ C! X; A+ z; h
178.         //        |RCC_APB1RSTR2_UCPD1RST                //bit08
     
179.         //        |RCC_APB1RSTR2_I2C4RST                //bit01
     
180.         //        |RCC_APB1RSTR2_LPUART1RST        //bit00
     
181.         ;
     ( b# c2 }  Q$ V+ I: F2 ^+ p: ]
182.         RCC->APB1RSTR2 &= 0xffffffff//default: 0x0000 0000
     8 O. m+ d, P9 K! f
183.         //        &~RCC_APB1RSTR2_UCPD1RST        //bit08
     ) k& u, a: C7 e# y7 n
184.         //        &~RCC_APB1RSTR2_I2C4RST                //bit01
     6 [& v7 q4 \) z6 I
185.         //        &~RCC_APB1RSTR2_LPUART1RST        //bit00
     
186.         ;
     
187. 
     , N/ F8 X! ?  l' B) _/ N8 _& \# |
188.         RCC->APB1ENR2 |= 0                        //default: 0x0000 0000
     6 S5 d+ _  W' F8 b0 o
189.         //        |RCC_APB1ENR2_UCPD1EN                //bit08
     * S, Q7 r  L9 V) B' |! g5 @
190.         //        |RCC_APB1ENR2_I2C4EN                //bit01
     
191.         //        |RCC_APB1ENR2_LPUART1EN                //bit00
     1 I) l- _. a! H# M/ h+ ^
192.         ;
     $ w  r, `, \# a3 o. ]0 r
193.         //--------------------------------------------------------------------------------------//
     
194.         //---------------------------------------- APB2 ----------------------------------------//
     0 M4 V% ~9 o3 V- h* u4 i
195.         //--------------------------------------------------------------------------------------//
     
196.         RCC->APB2RSTR |= 0                        //default: 0x0000 0000
     
197.         //        |RCC_APB2RSTR_HRTIM1RST                //bit26
     / T$ g4 C; d  a+ Y, [: U1 s2 N+ Z
198.         //        |RCC_APB2RSTR_SAI1RST                //bit21
     
199.         //        |RCC_APB2RSTR_TIM20RST                //bit20
     # {+ x5 X7 {5 w0 T5 n
200.         //        |RCC_APB2RSTR_TIM17RST                //bit18
     8 f: y# w( x3 d% H
201.         //        |RCC_APB2RSTR_TIM16RST                //bit17
     
202.         //        |RCC_APB2RSTR_TIM15RST                //bit16
     # d9 l# f4 s5 ~; b2 J& W! |
203.         //        |RCC_APB2RSTR_SPI4RST                //bit15
     0 x; H- u! s6 Z4 s; V1 V* p' D
204.         //        |RCC_APB2RSTR_USART1RST                //bit14
     
205.         //        |RCC_APB2RSTR_TIM8RST                //bit13
     
206.         //        |RCC_APB2RSTR_SPI1RST                //bit12
     
207.         //        |RCC_APB2RSTR_TIM1RST                //bit11
     8 A  o  y# O( s; J2 Q5 i) O
208.         //        |RCC_APB2RSTR_SYSCFGRST                //bit00
     $ D1 W5 X+ R' A* n. ]9 H% [! E0 I
209.         ;
     3 H& V0 r9 Y# A$ O/ |# E3 P
210.         RCC->APB2RSTR &= 0xffffffff        //default: 0x0000 0000
     
211.         //        &~RCC_APB2RSTR_HRTIM1RST        //bit26
     ! [3 L6 r" o) _, d! C
212.         //        &~RCC_APB2RSTR_SAI1RST                //bit21
     5 B% U2 C/ F( {
213.         //        &~RCC_APB2RSTR_TIM20RST                //bit20
     
214.         //        &~RCC_APB2RSTR_TIM17RST                //bit18
     
215.         //        &~RCC_APB2RSTR_TIM16RST                //bit17
     1 v# g; X! d: [
216.         //        &~RCC_APB2RSTR_TIM15RST                //bit16
     & Y/ J# v: m: j3 G6 `
217.         //        &~RCC_APB2RSTR_SPI4RST                //bit15
     
218.         //        &~RCC_APB2RSTR_USART1RST        //bit14
     ' m( ^' w( _* W' Y1 q
219.         //        &~RCC_APB2RSTR_TIM8RST                //bit13
     
220.         //        &~RCC_APB2RSTR_SPI1RST                //bit12
     
221.         //        &~RCC_APB2RSTR_TIM1RST                //bit11
     
222.         //        &~RCC_APB2RSTR_SYSCFGRST        //bit00
     6 b$ }2 }0 \, `# w# k
223.         ;
     ' t. M! m  H! _, x
224. 
     
225.         RCC->APB2ENR |= 0                        //default: 0x0000 0000
     3 {- ]% n! H. C
226.         //        |RCC_APB2ENR_HRTIM1EN                //bit26
     ' t, K/ P" d, b
227.         //        |RCC_APB2ENR_SAI1EN                        //bit21
     % ?! B; q8 g  q* \& |& M, {
228.         //        |RCC_APB2ENR_TIM20EN                //bit20
     
229.         //        |RCC_APB2ENR_TIM17EN                //bit18
     + g# g+ N2 g+ B: H5 V
230.         //        |RCC_APB2ENR_TIM16EN                //bit17
     
231.         //        |RCC_APB2ENR_TIM15EN                //bit16
     4 k4 y- J' G3 f3 o
232.         //        |RCC_APB2ENR_SPI4EN                        //bit15
     # G$ ~. y) b5 j6 ?
233.         //        |RCC_APB2ENR_USART1EN                //bit14
     
234.         //        |RCC_APB2ENR_TIM8EN                        //bit13
     
235.         //        |RCC_APB2ENR_SPI1EN                        //bit12
     
236.         //        |RCC_APB2ENR_TIM1EN                        //bit11
       L* k! h# v5 h* A
237.         //        |RCC_APB2ENR_SYSCFGEN                //bit00
     + {9 P% n6 O: K2 _6 r- D
238.         ;
     - g) q8 K5 F2 X- a% t6 H
239. }
     . Q+ w) c1 S/ C. @; Y& N; U

复制代码

, C0 c1 M2 c% R9 w" D, i- {. @