编写基础RCC（Reset and Clock Control）

- |& C: X0 u) a  j$ \! \: P
AHB、APB1、APB2最大频率都是170MHz。

! M6 K2 H0 O' M# P, d

& t0 g8 e. q+ `! c时钟树
+ `% C1 G9 h- H7 q

要想配置时钟首先必须要看明白时钟树。
2 [' E+ R+ V' F5 f& b9 ^+ |

1 X0 J# }* ]3 W( ]
3 A9 t/ O! g( e$ Q. t5 HPLL

配置时钟精髓就是PLL倍频，因此搞清楚了它就很好解决了。

手册上对PLL配置步骤如下图：

首先通过上面的时钟树也可以看出来PLL的时钟源有两种：HSI、HSE。PLL的分频、倍频配置在RCC_PLLCFGR寄存器中。
配置PLL的过程是：

• 将RCC_CR的PLLON位清零来关闭PLL。
• 查询RCC_CR的PLLRDY是否被清零了，如果该位为0说明PLL已经关闭。
• 配置分频、倍频系数等（单纯的使能或者关闭PLL_P、PLL_Q或者PLL_R不需要这些步骤，直接操作即可）。
• 将PLLON设置为1，再次启用PLL。
• 通过在RCC_PLLCFGR寄存器中配置PLLPEN、PLLQEN、PLLREN来启用所需的PLL输出。 注：PLL输出频率不得大于170MHz。 当一个时钟源被直接使用或通过PLL作为一个系统时钟，是不可能停止它。
  " q1 I! V/ [1 J+ h) k
  

, v+ u2 `1 n8 H

PWR

在不同的工作频率下，对应的电源模式也不一样。

1 j) d) V: N, _- {可能是为了满足不同频率下的功耗管理，高时钟对应高内核电压，我使用TI的5529时也有倍频时修改内核电压的的操作。
g474的电源模式与各个时钟频率对应关系如下表：

' Z0 ?: m# v# F) A0 `9 P4 m  g

2 ^" H: S9 b( c! ?' L

PWR_CR1的VOS[1:0]对应Range2和Range1：
) B+ X. R" F; |1 v3 @# r# f

  [7 b7 o% q+ Z( C9 P

至于Range1的normal模式和boost模式是在PWR_CR5寄存器的R1MODE位配置，R1MODE为0就是boost模式：
1 w0 t- |9 S( R% p2 N

5 G9 o2 A& [  V4 N! M& v: y

5 y: M+ I9 V+ `1 g: ?$ U1 ?g474的R1MODE位与SYSCLK的对应关系如下：
8 e' e& E5 Y* k2 k1 B

0 X* M3 X7 L0 [5 J' o" {

手册中还介绍了从range_normal切换到range_boost模式的步骤：
1 Y/ T% f* M% C2 [- X

7 ]$ ]; E8 z3 r
+ Q, O( o" @; a, ~( Z8 U: @  v

• 在切换到更高的系统频率之前，系统时钟必须用AHB分频器除以2。
• 清除的R1MODE位在PWR_CR5寄存器中。
• 在range1 boost模式中，根据新的频率目标调整等待状态的数量。
• 配置并切换到新的系统频率。
• 等待至少1us，然后重新配置AHB预压器以获得所需的HCLK时钟频率
  
  / I& p6 D# i9 v5 e

. x5 p; z% D6 y, a) T' B7 F! x( D2 d
! F2 C5 u( p1 X* a# K5 ~, `

FLASH
' }9 w. t9 v5 S0 K5 B$ k4 u
/ v" d+ C0 _  W) t: @/ e* ^

这个是我原来忽略的地方，原来就配置了PLL和PWR，然后倍频到140MHz就是极限了，后来我反复查阅手册，才发现了原来少了对FLASH的访问比率的配置。（可以看到上面的range_normal切换到range_boost模式步骤里已经提到了修改FLASH访问比率的事，但是由于没看懂是什么意思，还以为是延时1us，因此配置170MHz时候就失败了。）

) S  T% g  L2 M

上面提到range_normal切换到range_boost步骤里有这么一句：

• 在range1 boost模式中，根据新的频率目标调整等待状态的数量（FLASH_ACR的LATENCY位）。
  
  

那么就看看这个 FLASH_ACR 的 LATENCY到底是个什么。

查阅手册找到这个寄存器：

, b9 r, K& m4 U4 d  ]6 ]

5 Z8 o, [' i1 X# }" n

3 ~, |; Y+ Y5 }, ]5 F

可以看到LATENCY在最低位：

6 Q& g: w- z: k4 u3 O7 d

7 t- ~/ ^0 W3 e( w  a$ }- l8 J

. ^* R. ?. W" r
  O: C3 o" k  H; \  V0 ~

LATENCY[3:0]：这些位表示SYSCLK(系统时钟)周期与Flash访问时间的比率。

知道了它是干嘛的，那么它到底设置为多少合适呢？如下图所示：

$ g) e6 u# a5 _0 I% a

" Y* O$ L; X% m; ^- K% h

( h- Q3 n& w5 y% ~

为了正确地从闪存读取数据，等待状态(延迟)的数量必须根据CPU时钟(HCLK)的频率和内部电压范围的设备VCORE被正确地编程在闪存访问控制寄存器(FLASH_ACR)。参考第6.1.5节:动态电压缩放管理。表29显示了等待状态和CPU时钟频率之间的对应关系。

/ ?$ j+ x2 i% h8 Z* V" U

对号入座，我要设置为170MHz，模式为Range 1 Boost模式，那么对应LATENCY值应该为4WS，因此将其配置为4。

FLASH->ACR |= FLASH_ACR_LATENCY_4WS;

配置函数
6 R- s% M( P, r. D( m1 l
0 v3 ~9 \* _  ]4 a, X

有了上面的概念就可以进行编写时钟函数了。
步骤如下：

• 开启HSE（鄙人的板子HSE为8MHz）并确认HSE就绪；
• 关闭PLL并确认PLL已经关闭；
• AHB二分频；
• 配置为range1_boost（默认复位为range1_normal模式）；
• 配置FLASH_ACR的访问时间比率；
• 配置PLL；
• 打开PLL并确认PLL就绪；
• 使能PLL_R；
• 配置系统时钟为PLL输入，并确认系统时钟就绪；
• 延时至少1us后切换AHB为不分频。
  

1. u8 SYSCLK_140MHz(void)
   3 B" |/ g0 i7 E3 p0 g& }. v! A1 u
2. {
   
3.         u16 temp = 0x2000;
   ; `$ U9 q. c( y2 Q& R4 @6 K$ w
4.         RCC->CR |= RCC_CR_HSEON;//打开HSE
   1 D+ v4 M/ O  D7 V7 K4 a$ @
5.         while((!(RCC->CR & RCC_CR_HSERDY))&&(--temp));//等待HSE就绪
   
6.         if(!temp)//检查是否超时
   # V/ b: d; o( E" _# x* J6 b3 l
7.         {
   
8.                 return FAILED;
   # K+ s5 I/ t( u  S- L, J% ~6 w  C
9.         }
   
10.         RCC->CR &= ~RCC_CR_PLLON;//关闭PLL
    
11.         temp = 0x2000;
    
12.         while((RCC->CR & RCC_CR_PLLRDY) && (--temp));//等待PLL下线
    
13.         if(!temp)//检查是否超时
    ) x: a: k& e6 u; Q. ?& p: x
14.         {
    
15.                 return FAILED;
    # H3 T% X& f7 }: ?0 o, @
16.         }
    
17.         RCC->CFGR = RCC_CFGR_PPRE2_DIV2|RCC_CFGR_PPRE1_DIV4|RCC_CFGR_HPRE_DIV2|RCC_CFGR_SW_HSI;
    3 ?. A2 a! u" A- ~  v- i
18.         //系统时钟选择内部高速时钟，AHB二分频，APB1四分频，APB2二分频
    
19.         temp = 0x2000;
    ; G2 p; A1 h. Q4 w3 }, N
20.         while(--temp);//等待AHB稳定
    - n' T; R+ {7 s3 r# ^+ B0 l+ W
21.         PWR->CR5 &= ~PWR_CR5_R1MODE;//设置为range1_boost模式
    ! ]: y1 L& Q; [1 q& S7 |! X" [
22.         FLASH->ACR &= ~FLASH_ACR_LATENCY;//清除LATENCY
    % P, z6 W, _( n. b$ u* X, y. r; |
23.         FLASH->ACR |= FLASH_ACR_LATENCY_4WS;//配置LATENCY为4WS
    
24.         temp = 0x2000;
    
25.         while(--temp);//等待系统稳定
    1 a- S0 C% S( B# |7 Z
26.         RCC->PLLCFGR = (70<<RCC_PLLCFGR_PLLN_Pos)|(1<<RCC_PLLCFGR_PLLM_Pos)|RCC_PLLCFGR_PLLSRC_HSE;//(8*70)/2 = VCO = 280MHz
    1 M6 ^. d4 [; f- a
27.         RCC->CR |= RCC_CR_PLLON;//打开PLL
    9 X. u' o  y; x/ {2 Y! W
28.         temp = 0xf000;
    3 ^( Z1 J0 J, I0 `" A
29.         while((!(RCC->CR & RCC_CR_PLLRDY)) && (--temp));//等待PLL准备就绪
    , f: D9 j( v8 Y% n& G* L
30.         if(!temp)
    & l$ I' x4 q! {0 z
31.         {
    / O9 U+ @+ ]: Z7 ~* D+ j
32.                 return FAILED;
    
33.         }
    7 |. n. V) k1 ]. z
34.         RCC->PLLCFGR |= RCC_PLLCFGR_PLLREN;//使能PLL_R
    
35.         RCC->CFGR |= RCC_CFGR_SW_PLL;//设置系统时钟选择PLL
    4 l# b4 p0 R' H: ?& c& b
36.         temp = 0xf000;
    ) `4 ?+ n6 P- b1 p5 O+ l
37.         while(((RCC->CFGR & RCC_CFGR_SWS) != RCC_CFGR_SWS) && (--temp));//等待系统设置PLL主时钟完成标志位置位
    
38.         if(temp)
    4 o% D/ K! d$ Y( {" I
39.         {
    
40.                 temp = 0;
    
41.                 while(--temp);//等待系统稳定
    : t! C+ ]7 I7 f/ U7 ]; n
42.                 RCC->CFGR &= ~RCC_CFGR_HPRE;//AHB 不分频 == SYSCLK
    
43.                 return SUCCEED;
    
44.         }
    - A6 r2 m( ^0 T+ M" x
45.         else
    
46.         {
    
47.                 return FAILED;
    ( O  }# ]  C5 f& a0 }' J7 u2 A- ~
48.         }        
    1 U# x+ C& _8 b$ q" Z
49. }

复制代码

& j9 q, s# |0 H

然后就配置结束了，通过定时器验证确实为170MHz。

* B6 F" o" i+ U) L

附录：RCC寄存器

& `& o+ h4 Z) U% w) k/ h

最后：

附上本人写的寄存器配置，方便个人配置，要啥直接删注释就好：

1. //================================RCC->CR========================================
   
2.         RCC->CR |= 0                //default: 0x0000 0063
   
3.         //        //RCC_CR_PLLRDY                //bit25【read only】:        PLL Ready
   
4.         //        |RCC_CR_PLLON                //bit24: 使能PLL。
   
5.         //        |RCC_CR_CSSON                //bit19: 时钟安全系统使能。0 OFF ; 1 ON
   
6.         //        |RCC_CR_HSEBYP                //bit18: 0 HSE晶振不旁路        1 HSE晶振旁路
   0 f8 W# }- A% G" r0 \
7.         //        //RCC_CR_HSERDY                //bit17【read only】:        HSE Ready
   
8.                 |RCC_CR_HSEON                //bit16: 使能HSE
   6 m$ |& |+ i* _3 J# I! A4 n% |
9.         //        |RCC_CR_HSIRDY                //bit10: HSI16时钟准备就绪
   & ^6 A  _; U5 h$ c8 _0 z2 ~
10.         //        |RCC_CR_HSIKERON        //bit09: 停止模式HSI是否启动
    
11.         //        |RCC_CR_HSION                //bit08: 1 HSION   0 OFF
    
12.         ;
    
13. 
    
14. //================================RCC->PLLCFGR ========================================
    9 ^4 h; f' T8 C
15.         RCC->PLLCFGR = 0                //default: 0x0000 1000
    
16.         //        |RCC_PLLCFGR_PLLPDIV        //bit31-27[4:0]: P 分频 给ADC用
    , G) _! j5 k9 p
17.                                                                 // 00000: PLL “P” clock is controlled by the bit PLLP
    ' _6 T, T: j* Q7 k/ c- v
18.                                                                 // 00001: Reserved.
    5 }: i1 J0 U8 q- L
19.                                                                 // 00010: PLL “P” clock = VCO / 2
    1 C- w7 G1 B% P! P
20.                                                                 // ....
    0 y* V0 M# j# u0 `
21.                                                                 // 11111: PLL “P” clock = VCO / 31
    
22.         //        |RCC_PLLCFGR_PLLR                //bit26-25[1:0]: 锁相环R 分频
    # ?. F3 b7 l0 L# }
23.                                                         ///        // 00: PLLR = 2
    
24.                                                                 // 01: PLLR = 4
    4 N  H% g, |' W. Q; J# P
25.                                                                 // 10: PLLR = 6
    5 Q! b+ P# ?! g+ I, s) u
26.                                                                 // 11: PLLR = 8
    
27.         //        |RCC_PLLCFGR_PLLREN                //bit24: PLLR使能
    9 U0 h3 y7 _1 f' p
28.         //        |RCC_PLLCFGR_PLLQ_0                //bit22-21[1:0]: Q分频，USB用。分频参数与R分频一样
    
29.         //        |RCC_PLLCFGR_PLLQEN                //bit20: PLLQ使能
    4 ?8 `& n" {4 c; U) ^0 ~
30.         //        |RCC_PLLCFGR_PLLP                //bit17: P 分频
    * k* b" Z0 L7 O% o0 B/ }
31.                                                                 // 0: PLLP = 7
    
32.                                                                 // 1: PLLP = 17
    
33.         //        |RCC_PLLCFGR_PLLPEN                //bit16: PLLP 使能
    
34.         //----------------------- VCO = 280MHz
    
35.                 |(70<<RCC_PLLCFGR_PLLN_Pos)//bit14-08[6:0]: PLL的倍频 不能小于8
    - g/ i+ `8 f0 [& m! ~
36.                                                                 // 0000000: PLLN = 0 wrong configuration
    ' I# |5 \' z1 G# l% c
37.                                                                 // 0000001: PLLN = 1 wrong configuration
    : O& f# W5 d4 ~* w, ^& r
38.                                                                 // ...
    
39.                                                                 // 0000111: PLLN = 7 wrong configuration
    
40.                                                                 // 0001000: PLLN = 8
    
41.                                                                 // 0001001: PLLN = 9
    
42.                                                                 // ...
      R) a, }# t  h0 Q7 x6 S, r4 Y
43.                                                                 // 1111111: PLLN = 127
    
44.                 |(1<<RCC_PLLCFGR_PLLM_Pos)//bit07-04[3:0]: PLL初始分频
    
45.                                                                 // 0000: PLLM = 1
    
46.                                                         ///        // 0001: PLLM = 2
    8 X$ t/ `' c, Q4 m: B; `
47.                                                                 // 0010: PLLM = 3
    
48.                                                                 // 0011: PLLM = 4
    " L# L; L3 C3 x9 B- }+ [  j
49.                                                                 // 0100: PLLM = 5
    
50.                                                                 // 0101: PLLM = 6
    
51.                                                                 // 0110: PLLM = 7
    
52.                                                                 // 0111: PLLM = 8
    3 ^0 x  y- V. u1 p1 k
53.                                                                 // 1000: PLLSYSM = 9
    
54.                                                                 // ...
    
55.                                                                 // 1111: PLLSYSM= 16
    
56.                 |RCC_PLLCFGR_PLLSRC                //bit01-00[1:0]: PLL时钟源选择。
      j, E% u) N, s/ R4 T! @2 d
57.                                                                 // 00: No clock sent to PLL
    
58.                                                                 // 01: No clock sent to PLL
    8 p1 M7 A+ I8 e4 d& u" f. v! k
59.                                                                 // 10: HSI16 clock selected as PLL clock entry
    
60.                                                         ///        // 11: HSE clock selected as PLL clock entry
    
61.         ;
    
62. 
    
63. //================================RCC->CFGR========================================
    
64.         RCC->CFGR = 0                        //default: 0x0000 0005
    5 T. l, O1 t! D' p9 ?* z! u
65.         //        |RCC_CFGR_MCOPRE                //bit30-28[2:0]: MCO输出时钟分频
    
66.                                                                 // 000: MCO is divided by 1
    
67.                                                                 // 001: MCO is divided by 2
    8 [; `. Q1 v/ r+ r3 u/ E) ?; h& W
68.                                                                 // 010: MCO is divided by 4
    
69.                                                                 // 011: MCO is divided by 8
    
70.                                                                 // 100: MCO is divided by 16
    ) P* f- U$ h+ {/ }5 |+ V- h
71.                                                                 // Others: not allowed
      y  k4 i$ \9 W+ T4 v4 Q8 s
72.         //        |RCC_CFGR_MCOSEL                //bit27-24[3:0]: MCO输出时钟选择
    
73.                                                                 // 0000: MCO output disabled, no clock on MCO
    # i9 K; j; w9 ^( e! e
74.                                                                 // 0001: SYSCLK system clock selected
    6 |1 m8 v5 Z4 s3 G. k- T
75.                                                                 // 0010: Reserved, must be kept at reset value
    
76.                                                                 // 0011: HSI16 clock selected
    
77.                                                                 // 0100: HSE clock selected
    
78.                                                                 // 0101: Main PLL clock selected
    # D( X1 D8 e, O& m* u% |
79.                                                                 // 0110: LSI clock selected
    ; I; T4 v, u' z7 j% d) b# S
80.                                                                 // 0111: LSE clock selected
    
81.                                                                 // 1000: Internal HSI48 clock selected
    
82.                 |RCC_CFGR_PPRE2_DIV2        //bit13-11[2:0]: APB2预分频
    $ g+ U: A. U# u1 E7 ]3 F! V( r
83.                                                                 // 0xx: HCLK not divided
    6 F: e- K; A: ]
84.                                                                 // 100: HCLK divided by 2
    
85.                                                                 // 101: HCLK divided by 4
    
86.                                                                 // 110: HCLK divided by 8
    
87.                                                                 // 111: HCLK divided by 16
    2 L  c9 c( W3 \* |1 _9 Z/ [% V6 ^
88.                 |RCC_CFGR_PPRE1_DIV4        //bit10-08[2:0]: APB1预分频
    
89.                                                                 // 0xx: HCLK not divided
    / R6 n/ A/ E' l" K
90.                                                                 // 100: HCLK divided by 2
    ( d+ u5 [% J# C8 D. F: G  w
91.                                                                 // 101: HCLK divided by 4
    : E: B% Y6 n1 c& H" v6 ]6 X, ]
92.                                                                 // 110: HCLK divided by 8
    
93.                                                                 // 111: HCLK divided by 16
    
94.         //        |RCC_CFGR_HPRE                        //bit07-04[3:0]: AHB预分频（改变core电压之前应该先查看这些时钟频率）
    
95.                                                                 // 0xxx: SYSCLK not divided
    4 j0 x* Q5 N$ Y9 G  {2 }
96.                                                                 // 1000: SYSCLK divided by 2
    
97.                                                                 // 1001: SYSCLK divided by 4
    
98.                                                                 // 1010: SYSCLK divided by 8
    
99.                                                                 // 1011: SYSCLK divided by 16
    8 {( {, l  y' s. v1 o
100.                                                                 // 1100: SYSCLK divided by 64
     9 k/ b. u# q6 S8 }
101.                                                                 // 1101: SYSCLK divided by 128
     ! Q2 J* R# m1 D* {# {
102.                                                                 // 1110: SYSCLK divided by 256
     3 v1 z0 X& w$ |! m
103.                                                                 // 1111: SYSCLK divided by 512
     
104.         //RCC_CFGR_SWS                        //bit03-02[1:0]【read only】:系统时钟源选择状态，该位与SW对应。
     " A" [6 l+ f, B2 w" F# k
105.                 |RCC_CFGR_SW                //bit01-00[1:0]: 系统时钟源选择。
     
106.                                                                 // 00: Reserved, must be kept at reset value
     6 ?* p; Y; K- u( E( r! E7 U5 M! o2 E  f
107.                                                                 // 01: HSI16 selected as system clock
     , Z1 V! T- W9 t% Q) z; z  ~, H" W5 L
108.                                                                 // 10: HSE selected as system clock
     
109.                                                         ///        // 11: PLL selected as system clock
     - M* c/ S, b) M
110.         ;

复制代码

下面是RCC寄存器：

5 M8 ]: v0 d8 K

1. void RCC_Init(void)
   
2. {
   ' e4 b6 S& F. ~/ w2 Q
3.         //--------------------------------------------------------------------------------------//
     @0 l& E& g4 V( k$ _2 t
4.         //---------------------------------------- AHB1 ----------------------------------------//
   
5.         //--------------------------------------------------------------------------------------//
   
6.         RCC->AHB1RSTR |= 0                        //default: 0x0000 0000
   / \& d+ v7 N& T! R. r/ \
7.         //        |RCC_AHB1RSTR_CRCRST                //bit12
   
8.         //        |RCC_AHB1RSTR_FLASHRST                //bit08
   
9.         //        |RCC_AHB1RSTR_FMACRST                //bit04
   
10.         //        |RCC_AHB1RSTR_CORDICRST                //bit03
    0 B  x& X% \$ l. Q* w, g
11.         //        |RCC_AHB1RSTR_DMAMUX1RST        //bit02
      x3 b0 U5 f" Q
12.         //        |RCC_AHB1RSTR_DMA2RST                //bit01
    $ o8 V* f. B& k6 Y% ]# a$ ~
13.         //        |RCC_AHB1RSTR_DMA1RST                //bit00
    
14.         ;
    
15.         RCC->AHB1RSTR &= 0xffffffff        //default: 0x0000 0000
    ; n# r- D2 ~% g: j
16.         //        &~RCC_AHB1RSTR_CRCRST                //bit12
    
17.         //        &~RCC_AHB1RSTR_FLASHRST                //bit08
    , c# m" b/ L  \8 |8 z9 g; T. `
18.         //        &~RCC_AHB1RSTR_FMACRST                //bit04
    
19.         //        &~RCC_AHB1RSTR_CORDICRST        //bit03
    . b7 T, P1 q* q! x6 S
20.         //        &~RCC_AHB1RSTR_DMAMUX1RST        //bit02
    
21.         //        &~RCC_AHB1RSTR_DMA2RST                //bit01
    9 R0 N9 }7 n& T% z
22.         //        &~RCC_AHB1RSTR_DMA1RST                //bit00
    - ?/ V3 f% ?  W3 M& e; S: t: G# e
23.         ;
    2 |4 l! a9 c# V% w4 |5 ?' {" [
24.         
    
25.         RCC->AHB1ENR |= 0                        //default: 0x0000 0100
    
26.         //        |RCC_AHB1ENR_CRCEN                        //bit12
    
27.         //        |RCC_AHB1ENR_FLASHEN                //bit08
    ' w8 r7 h) r: ]2 H( z) }1 G: N
28.         //        |RCC_AHB1ENR_FMACEN                        //bit04
    & s, C6 K: H& E# X6 E* M* p
29.         //        |RCC_AHB1ENR_CORDICEN                //bit03
    
30.         //        |RCC_AHB1ENR_DMAMUX1EN                //bit02
    ; l# V5 j: p5 B/ H2 Z
31.         //        |RCC_AHB1ENR_DMA2EN                        //bit01
    1 r: e7 f2 X& M' Q" a3 S2 y; u
32.         //        |RCC_AHB1ENR_DMA1EN                        //bit00
    
33.         ;
    
34.         //--------------------------------------------------------------------------------------//
    
35.         //---------------------------------------- AHB2 ----------------------------------------//
    6 T1 `! h0 ^* |! i; }$ r! G
36.         //--------------------------------------------------------------------------------------//
    3 S1 y" I  u% s
37.         RCC->AHB2RSTR |= 0                        //defualt: 0x0000 0000
    : ?, z+ v$ G4 w/ _$ M4 f/ n$ U0 P
38.         //        |RCC_AHB2RSTR_RNGRST                //bit26
    ; R( a% P& N! [) |  t# [) G
39.         //        |RCC_AHB2RSTR_RNGRST                //bit24
    
40.         //        |RCC_AHB2RSTR_DAC4RST                //bit19
    
41.         //        |RCC_AHB2RSTR_DAC3RST                //bit18
    - I5 j3 S0 W5 k6 t3 D- }
42.         //        |RCC_AHB2RSTR_DAC2RST                //bit17
    , _; G% h& D" ^5 i& U& b2 y
43.         //        |RCC_AHB2RSTR_DAC1RST                //bit16
    
44.         //        |RCC_AHB2RSTR_ADC345RST                //bit14
    + p; F1 a4 Z, C8 W; m
45.         //        |RCC_AHB2RSTR_ADC12RST                //bit13
    
46.         //        |RCC_AHB2RSTR_GPIOGRST                //bit06
    
47.         //        |RCC_AHB2RSTR_GPIOFRST                //bit05
    # x" f! n; r# J  \0 G. ^
48.         //        |RCC_AHB2RSTR_GPIOERST                //bit04
    . }3 f' k3 S& ]; ~3 e
49.         //        |RCC_AHB2RSTR_GPIODRST                //bit03
    
50.                 |RCC_AHB2RSTR_GPIOCRST                //bit02
    , S* z, y- l" A
51.         //        |RCC_AHB2RSTR_GPIOBRST                //bit01
    5 b, j/ i8 b, i: ^
52.         //        |RCC_AHB2RSTR_GPIOARST                //bit00
    ; X0 B5 O- r3 _$ o) q8 o
53.         ;
    7 B3 s# U; N4 F% b- x
54.         RCC->AHB2RSTR &= 0xffffffff        //defualt: 0x0000 0000
    * Q7 Q/ q3 G2 K5 V1 I- t* e6 \
55.         //        &~RCC_AHB2RSTR_RNGRST                //bit26
    
56.         //        &~RCC_AHB2RSTR_RNGRST                //bit24
    : A. ^& B7 h) c3 t2 }/ K, O; v
57.         //        &~RCC_AHB2RSTR_DAC4RST                //bit19
    
58.         //        &~RCC_AHB2RSTR_DAC3RST                //bit18
    
59.         //        &~RCC_AHB2RSTR_DAC2RST                //bit17
    # C! U3 Z7 l7 J3 w  m4 F& N
60.         //        &~RCC_AHB2RSTR_DAC1RST                //bit16
    & m4 P! P$ E0 |; H
61.         //        &~RCC_AHB2RSTR_ADC345RST        //bit14
    ; d5 w) e1 \) w/ f/ c" Z9 Z& G
62.         //        &~RCC_AHB2RSTR_ADC12RST                //bit13
    + D7 g3 q" p* ~% j
63.         //        &~RCC_AHB2RSTR_GPIOGRST                //bit06
    
64.         //        &~RCC_AHB2RSTR_GPIOFRST                //bit05
    
65.         //        &~RCC_AHB2RSTR_GPIOERST                //bit04
    
66.         //        &~RCC_AHB2RSTR_GPIODRST                //bit03
    
67.                 &~RCC_AHB2RSTR_GPIOCRST                //bit02
    - H( H$ c) y* ^0 X8 x1 a
68.         //        &~RCC_AHB2RSTR_GPIOBRST                //bit01
    6 v" z3 q3 y4 J& f& E+ O$ ~# g
69.         //        &~RCC_AHB2RSTR_GPIOARST                //bit00
    
70.         ;
    
71.         RCC->AHB2ENR = 0                        //default: 0x0000 0000
    
72.         //        |RCC_AHB2ENR_RNGEN                        //bit26
    
73.         //        |RCC_AHB2ENR_DAC4EN                        //bit19
    
74.         //        |RCC_AHB2ENR_DAC3EN                        //bit18
    6 @6 U- w  w" P6 [! s  i
75.         //        |RCC_AHB2ENR_DAC2EN                        //bit17
    " X9 @! a" i6 [( `
76.         //        |RCC_AHB2ENR_DAC1EN                        //bit16
    3 E' E3 X9 r& n
77.         //        |RCC_AHB2ENR_ADC345EN                //bit14
    , G) p, B) G; K8 C% @7 |" }. X
78.         //        |RCC_AHB2ENR_ADC12EN                //bit13
    
79.         //        |RCC_AHB2ENR_GPIOGEN                //bit06
    
80.         //        |RCC_AHB2ENR_GPIOFEN                //bit05
    
81.         //        |RCC_AHB2ENR_GPIOEEN                //bit04
    , e/ {5 H/ S! r5 m0 b
82.         //        |RCC_AHB2ENR_GPIODEN                //bit03
    
83.                 |RCC_AHB2ENR_GPIOCEN                //bit02
    1 B" u8 n+ R4 J% Y6 H* B$ N4 Y0 b, k/ o
84.         //        |RCC_AHB2ENR_GPIOBEN                //bit01
    
85.         //        |RCC_AHB2ENR_GPIOAEN                //bit00
    6 {" u& e0 Y0 ?: e: L8 c
86.         ;
    3 |6 c  t' T' s1 F
87.         //--------------------------------------------------------------------------------------//
    
88.         //---------------------------------------- AHB3 ----------------------------------------//
    
89.         //--------------------------------------------------------------------------------------//
    ' w/ J) M, W  p6 u
90.         RCC->AHB3RSTR |= 0                        //default:0x0000 0000
    
91.         //        |RCC_AHB3RSTR_QSPIRST                //bit08
    
92.         //        |RCC_AHB3RSTR_FMCRST                //bit00
    
93.         ;
    1 F9 L- P. U* Z# [! H. ^. R7 L
94.         RCC->AHB3RSTR &= 0xffffffff        //default:0x0000 0000
    1 G+ F9 v& s3 D
95.         //        &~RCC_AHB3RSTR_QSPIRST                //bit08
    
96.         //        &~RCC_AHB3RSTR_FMCRST                //bit00
    
97.         ;
    
98. 
    
99.         RCC->AHB3ENR |= 0                        //default: 0x0000 0000
    
100.         //        |RCC_AHB3ENR_QSPIEN                        //bit08
     - V/ p3 W7 `: N8 u
101.         //        |RCC_AHB3ENR_FMCEN                        //bit00
     : s3 d+ X" `& n# Z* f) U0 Y
102.         ;
     3 K% t7 r3 O& H2 a( k5 ]
103.         //--------------------------------------------------------------------------------------//
     
104.         //---------------------------------------- APB1 ----------------------------------------//
     $ ?% N$ A( g: l
105.         //--------------------------------------------------------------------------------------//
     ) i2 ?+ s- L& w4 N3 w
106.         RCC->APB1RSTR1 |= 0                        //default: 0x0000 0000
     ! s3 a8 E. B+ i# I5 g
107.         //        |RCC_APB1RSTR1_LPTIM1RST        //bit31
     0 j: f- ?! o8 F3 g* K2 z4 t9 V
108.         //        |RCC_APB1RSTR1_I2C3RST                //bit30
     
109.         //        |RCC_APB1RSTR1_PWRRST                //bit28
     ! C" f+ @  G$ r* ^
110.         //        |RCC_APB1RSTR1_FDCANRST                //bit25
     + ~' E! }2 D% f/ a/ P' k
111.         //        |RCC_APB1RSTR1_USBRST                //bit23
     ; [# R$ T( Q$ s
112.         //        |RCC_APB1RSTR1_I2C2RST                //bit22
     
113.         //        |RCC_APB1RSTR1_I2C1RST                //bit21
     ! s/ n7 @4 \4 i& U6 N
114.         //        |RCC_APB1RSTR1_UART5RST                //bit20
     8 X) L! y) V: r7 n5 d6 n
115.         //        |RCC_APB1RSTR1_UART4RST                //bit19
     4 O4 g" n* G1 P* O
116.         //        |RCC_APB1RSTR1_USART3RST        //bit18
     
117.         //        |RCC_APB1RSTR1_USART2RST        //bit17
     
118.         //        |RCC_APB1RSTR1_SPI3RST                //bit15
     
119.         //        |RCC_APB1RSTR1_SPI2RST                //bit14
     5 S3 }0 e# Z8 M8 a
120.         //        |RCC_APB1RSTR1_CRSRST                //bit08
     4 N2 b# [- f* W' x, ]" \
121.                 |RCC_APB1RSTR1_TIM7RST                //bit05
     
122.         //        |RCC_APB1RSTR1_TIM6RST                //bit04
     
123.         //        |RCC_APB1RSTR1_TIM5RST                //bit03
     ) Z! k- `! `8 A
124.         //        |RCC_APB1RSTR1_TIM4RST                //bit02
     
125.         //        |RCC_APB1RSTR1_TIM3RST                //bit01
     / U4 ]0 \0 n2 T4 K0 W
126.         //        |RCC_APB1RSTR1_TIM2RST                //bit00
     0 q4 J& d* J8 h5 s( u
127.         ;
     1 \- z# F' @. {& f# ~! I
128.         RCC->APB1RSTR1 &= 0xffffffff//default: 0x0000 0000
     
129.         //        &~RCC_APB1RSTR1_LPTIM1RST        //bit31
     
130.         //        &~RCC_APB1RSTR1_I2C3RST                //bit30
     
131.         //        &~RCC_APB1RSTR1_PWRRST                //bit28
     
132.         //        &~RCC_APB1RSTR1_FDCANRST        //bit25
     
133.         //        &~RCC_APB1RSTR1_USBRST                //bit23
     
134.         //        &~RCC_APB1RSTR1_I2C2RST                //bit22
     
135.         //        &~RCC_APB1RSTR1_I2C1RST                //bit21
     2 u) M( C) J9 W% [
136.         //        &~RCC_APB1RSTR1_UART5RST        //bit20
     . @- R/ z4 B: p) @0 ]6 I
137.         //        &~RCC_APB1RSTR1_UART4RST        //bit19
     
138.         //        &~RCC_APB1RSTR1_USART3RST        //bit18
     + _0 I6 x) N9 O3 n- ]$ z
139.         //        &~RCC_APB1RSTR1_USART2RST        //bit17
     ! D8 N$ y1 j( F6 X! F3 z; A0 F0 E
140.         //        &~RCC_APB1RSTR1_SPI3RST                //bit15
     9 F" `! x1 a9 E) I* ^. C' ~
141.         //        &~RCC_APB1RSTR1_SPI2RST                //bit14
     0 P3 c8 x# C$ W( j
142.         //        &~RCC_APB1RSTR1_CRSRST                //bit08
     ; T8 j3 B9 t- c/ p4 d- b
143.                 &~RCC_APB1RSTR1_TIM7RST                //bit05
     1 j( R* `& i( J' {8 l
144.         //        &~RCC_APB1RSTR1_TIM6RST                //bit04
     ; W$ X) _  s, d4 w( P. K
145.         //        &~RCC_APB1RSTR1_TIM5RST                //bit03
     
146.         //        &~RCC_APB1RSTR1_TIM4RST                //bit02
     
147.         //        &~RCC_APB1RSTR1_TIM3RST                //bit01
     
148.         //        &~RCC_APB1RSTR1_TIM2RST                //bit00
     % X1 Z& p( f. k+ C4 W8 `& S
149.         ;
     
150. 
     0 b9 U! ]) E3 t6 T  g) v
151.         RCC->APB1ENR1 |= 0                        //default: 0x0000 0400
     " J7 K) d: f# N# a% Y& ?- K- d8 W9 L
152.         //        |RCC_APB1ENR1_LPTIM1EN                //bit31
     
153.         //        |RCC_APB1ENR1_I2C3EN                //bit30
     4 i7 L- J3 {+ O8 Y
154.         //        |RCC_APB1ENR1_PWREN                        //bit28
     8 e2 N( g6 z! l% g7 [
155.         //        |RCC_APB1ENR1_FDCANEN                //bit25
     8 G9 K/ r) N& F9 b
156.         //        |RCC_APB1ENR1_USBEN                        //bit23
     
157.         //        |RCC_APB1ENR1_I2C2EN                //bit22
     
158.         //        |RCC_APB1ENR1_I2C1EN                //bit21
     , y5 }( Z, X5 U9 B* A; O1 w& W
159.         //        |RCC_APB1ENR1_UART5EN                //bit20
     
160.         //        |RCC_APB1ENR1_UART4EN                //bit19
     7 Z! J- |% P' w& P2 v) K; z( d2 h
161.         //        |RCC_APB1ENR1_USART3EN                //bit18
     6 \6 Z: d9 r% s$ u6 Y
162.         //        |RCC_APB1ENR1_USART2EN                //bit17
     
163.         //        |RCC_APB1ENR1_SPI3EN                //bit15
     & J! u4 Q8 C! h7 S
164.         //        |RCC_APB1ENR1_SPI2EN                //bit14
     
165.         //        |RCC_APB1ENR1_WWDGEN                //bit11
     5 S" E% K9 _. r2 V  L: }! V5 r
166.         //        |RCC_APB1ENR1_RTCAPBEN                //bit10
       L+ }4 Z% b5 I! n4 z; p  {7 V- u. ]
167.         //        |RCC_APB1ENR1_CRSEN                        //bit08
     ! f9 d  w; Z9 {( p
168.                 |RCC_APB1ENR1_TIM7EN                //bit05
     
169.         //        |RCC_APB1ENR1_TIM6EN                //bit04
     ; a+ C, D3 q* b) W9 \
170.         //        |RCC_APB1ENR1_TIM5EN                //bit03
     
171.         //        |RCC_APB1ENR1_TIM4EN                //bit02
     1 A9 @4 X$ `1 _8 J
172.         //        |RCC_APB1ENR1_TIM3EN                //bit01
     
173.         //        |RCC_APB1ENR1_TIM2EN                //bit00
     
174.         ;
     - ~1 N6 R+ H- \1 B8 ?5 @
175. 
     
176. 
     ! G% }0 l. R' n# v* W3 g
177.         RCC->APB1RSTR2 |= 0                        //default: 0x0000 0000
     
178.         //        |RCC_APB1RSTR2_UCPD1RST                //bit08
     
179.         //        |RCC_APB1RSTR2_I2C4RST                //bit01
     
180.         //        |RCC_APB1RSTR2_LPUART1RST        //bit00
     * @0 n1 u0 f& a6 o3 C8 u
181.         ;
     
182.         RCC->APB1RSTR2 &= 0xffffffff//default: 0x0000 0000
     
183.         //        &~RCC_APB1RSTR2_UCPD1RST        //bit08
     5 T3 m* F# T! Y3 D, x
184.         //        &~RCC_APB1RSTR2_I2C4RST                //bit01
     
185.         //        &~RCC_APB1RSTR2_LPUART1RST        //bit00
     8 }( }2 q7 }2 T2 C
186.         ;
     ! G/ c" Y; {- j; H6 b
187. 
     % ?4 p& W" H4 O3 C- _8 u9 v
188.         RCC->APB1ENR2 |= 0                        //default: 0x0000 0000
     
189.         //        |RCC_APB1ENR2_UCPD1EN                //bit08
     ) ?! j/ w7 r3 v: m; `2 s4 }
190.         //        |RCC_APB1ENR2_I2C4EN                //bit01
     
191.         //        |RCC_APB1ENR2_LPUART1EN                //bit00
     
192.         ;
     ; \  }$ y. N; r3 y' @0 |) R3 f
193.         //--------------------------------------------------------------------------------------//
     4 h4 K2 T$ m2 K$ M' y3 W6 I9 n+ p+ I) a
194.         //---------------------------------------- APB2 ----------------------------------------//
     
195.         //--------------------------------------------------------------------------------------//
     / \0 i+ L1 U* E# X1 e, b
196.         RCC->APB2RSTR |= 0                        //default: 0x0000 0000
     
197.         //        |RCC_APB2RSTR_HRTIM1RST                //bit26
     % C4 @) I- o' D1 J
198.         //        |RCC_APB2RSTR_SAI1RST                //bit21
     
199.         //        |RCC_APB2RSTR_TIM20RST                //bit20
     
200.         //        |RCC_APB2RSTR_TIM17RST                //bit18
     
201.         //        |RCC_APB2RSTR_TIM16RST                //bit17
     6 M1 g3 }. d( {0 @
202.         //        |RCC_APB2RSTR_TIM15RST                //bit16
     
203.         //        |RCC_APB2RSTR_SPI4RST                //bit15
     
204.         //        |RCC_APB2RSTR_USART1RST                //bit14
     
205.         //        |RCC_APB2RSTR_TIM8RST                //bit13
     
206.         //        |RCC_APB2RSTR_SPI1RST                //bit12
     $ N! `1 K; S& r% B7 A6 K
207.         //        |RCC_APB2RSTR_TIM1RST                //bit11
     
208.         //        |RCC_APB2RSTR_SYSCFGRST                //bit00
     
209.         ;
     
210.         RCC->APB2RSTR &= 0xffffffff        //default: 0x0000 0000
     1 k) ?* R" X' Z9 v9 M6 N! {4 Y+ {
211.         //        &~RCC_APB2RSTR_HRTIM1RST        //bit26
     ! E- V1 X4 f& _! \  `0 Y
212.         //        &~RCC_APB2RSTR_SAI1RST                //bit21
     ! ^4 f. `, Q" O5 x8 t1 s* Q% f
213.         //        &~RCC_APB2RSTR_TIM20RST                //bit20
     8 B* ~9 x' ^$ }8 y. D1 n
214.         //        &~RCC_APB2RSTR_TIM17RST                //bit18
     
215.         //        &~RCC_APB2RSTR_TIM16RST                //bit17
     
216.         //        &~RCC_APB2RSTR_TIM15RST                //bit16
     / q. ^8 s9 t( [- d( t& a
217.         //        &~RCC_APB2RSTR_SPI4RST                //bit15
     
218.         //        &~RCC_APB2RSTR_USART1RST        //bit14
     # q  g3 ]0 ]. r9 p. x
219.         //        &~RCC_APB2RSTR_TIM8RST                //bit13
     
220.         //        &~RCC_APB2RSTR_SPI1RST                //bit12
     # e, h& _7 E+ C. e
221.         //        &~RCC_APB2RSTR_TIM1RST                //bit11
     : `* x: j9 U4 J1 N) C
222.         //        &~RCC_APB2RSTR_SYSCFGRST        //bit00
     ! @& u; N9 O) h1 X% n. o  J$ Q
223.         ;
     # _1 j0 j2 h5 w: t% n
224. 
     
225.         RCC->APB2ENR |= 0                        //default: 0x0000 0000
     + |% B  [$ ?& k/ l
226.         //        |RCC_APB2ENR_HRTIM1EN                //bit26
     
227.         //        |RCC_APB2ENR_SAI1EN                        //bit21
     . a5 `" o! l) T+ `; }" I
228.         //        |RCC_APB2ENR_TIM20EN                //bit20
     " ^: x; {4 e" i7 m. r! G
229.         //        |RCC_APB2ENR_TIM17EN                //bit18
     * ^; G# Z) \8 Q; P9 g# {1 D
230.         //        |RCC_APB2ENR_TIM16EN                //bit17
     
231.         //        |RCC_APB2ENR_TIM15EN                //bit16
     0 ?9 `+ ~5 O& l! R
232.         //        |RCC_APB2ENR_SPI4EN                        //bit15
     / `1 o9 _& x+ {9 c2 b/ t# J  ~3 [
233.         //        |RCC_APB2ENR_USART1EN                //bit14
     1 I* R) R0 O% t( G" w; f
234.         //        |RCC_APB2ENR_TIM8EN                        //bit13
     6 A0 c' Q2 [0 a3 P+ j
235.         //        |RCC_APB2ENR_SPI1EN                        //bit12
     
236.         //        |RCC_APB2ENR_TIM1EN                        //bit11
     
237.         //        |RCC_APB2ENR_SYSCFGEN                //bit00
     
238.         ;
     ) q, q4 L" ^1 h8 F
239. }
     

复制代码

8 S) ]4 }; ], g* n- z
" g% Z; M" t" a0 ?+ l$ J4 N' O& Z
0 V0 V( F4 z/ ~$ ^