编写基础RCC（Reset and Clock Control）
: Y% V! N* w) V; `7 A2 ?

AHB、APB1、APB2最大频率都是170MHz。
4 T* C: z: I2 h8 b* O

  w- N/ {8 b2 z$ W/ H2 J

; }5 [8 T  O( a2 _$ j' h6 ]
* O6 r9 Y% n; `) _; t2 E4 L时钟树
/ t6 m/ h$ S3 p- R4 J

要想配置时钟首先必须要看明白时钟树。

PLL

配置时钟精髓就是PLL倍频，因此搞清楚了它就很好解决了。

手册上对PLL配置步骤如下图：

" U2 w1 A/ m( N2 M7 B4 W

首先通过上面的时钟树也可以看出来PLL的时钟源有两种：HSI、HSE。PLL的分频、倍频配置在RCC_PLLCFGR寄存器中。
配置PLL的过程是：

• 将RCC_CR的PLLON位清零来关闭PLL。
• 查询RCC_CR的PLLRDY是否被清零了，如果该位为0说明PLL已经关闭。
• 配置分频、倍频系数等（单纯的使能或者关闭PLL_P、PLL_Q或者PLL_R不需要这些步骤，直接操作即可）。
• 将PLLON设置为1，再次启用PLL。
• 通过在RCC_PLLCFGR寄存器中配置PLLPEN、PLLQEN、PLLREN来启用所需的PLL输出。 注：PLL输出频率不得大于170MHz。 当一个时钟源被直接使用或通过PLL作为一个系统时钟，是不可能停止它。
  
  # R4 r: ]9 w+ V+ b& }" h

) P' m$ f+ L/ h; [$ B; A
' Z) ?. F9 W  R7 k% G1 i

PWR

( t4 O. [9 g' r4 ^8 h" J! w

在不同的工作频率下，对应的电源模式也不一样。

可能是为了满足不同频率下的功耗管理，高时钟对应高内核电压，我使用TI的5529时也有倍频时修改内核电压的的操作。
g474的电源模式与各个时钟频率对应关系如下表：

$ }. u6 x3 \  m# T1 I0 C0 T9 K

( {6 b! K# R8 H7 {. b

2 T, j4 H3 Z0 V, _+ W# R' c9 c' KPWR_CR1的VOS[1:0]对应Range2和Range1：

7 p4 e( c0 ?: ~$ y. z3 U

3 K) E- v0 u# s$ n0 q! V

至于Range1的normal模式和boost模式是在PWR_CR5寄存器的R1MODE位配置，R1MODE为0就是boost模式：
6 T" D$ k' S! |  [

3 i0 v5 u% m  u/ [g474的R1MODE位与SYSCLK的对应关系如下：
, ~3 L- R/ g; L2 a  m/ V

4 D2 s$ j) o  O, q7 T& B

6 t5 w& I/ \% l" h/ J! o7 C6 K' V3 A' E

4 \! R. M% I8 I3 `- i6 p手册中还介绍了从range_normal切换到range_boost模式的步骤：
  ^) [' @. @, C8 S  ?, R; |

• 在切换到更高的系统频率之前，系统时钟必须用AHB分频器除以2。
• 清除的R1MODE位在PWR_CR5寄存器中。
• 在range1 boost模式中，根据新的频率目标调整等待状态的数量。
• 配置并切换到新的系统频率。
• 等待至少1us，然后重新配置AHB预压器以获得所需的HCLK时钟频率
  
  4 g& B, b6 L6 {7 G

( m9 ?4 g5 r- y+ f. G' `, c
: x5 x! l: y- N; p* w: |( k- T

FLASH

0 }/ ?  W" R5 e2 _* y# [9 n

这个是我原来忽略的地方，原来就配置了PLL和PWR，然后倍频到140MHz就是极限了，后来我反复查阅手册，才发现了原来少了对FLASH的访问比率的配置。（可以看到上面的range_normal切换到range_boost模式步骤里已经提到了修改FLASH访问比率的事，但是由于没看懂是什么意思，还以为是延时1us，因此配置170MHz时候就失败了。）

: K3 I6 h( z, W

上面提到range_normal切换到range_boost步骤里有这么一句：

' l: b. Z2 x  M# H) i. O

• 在range1 boost模式中，根据新的频率目标调整等待状态的数量（FLASH_ACR的LATENCY位）。
  
  " O, h$ q6 @( g

那么就看看这个 FLASH_ACR 的 LATENCY到底是个什么。

查阅手册找到这个寄存器：

3 N% h: K" z8 q

9 f  I) R" N" Y

" g; @; f' T( B* {# s. W  t可以看到LATENCY在最低位：
( V7 e+ v4 v; v+ _1 T$ f2 z

- x4 P9 C) ~; j" F% u. ?" ~

& W+ n6 J0 Q6 \' Q0 R4 ^1 Y

. f( e4 p+ Z5 R: ~. T& R- j& w

5 ^; T+ [8 O2 R% }7 C" o4 ]

LATENCY[3:0]：这些位表示SYSCLK(系统时钟)周期与Flash访问时间的比率。

3 n) P. A2 c" v9 C知道了它是干嘛的，那么它到底设置为多少合适呢？如下图所示：

: s3 t8 y0 I3 y+ n2 {+ Q$ ], k

为了正确地从闪存读取数据，等待状态(延迟)的数量必须根据CPU时钟(HCLK)的频率和内部电压范围的设备VCORE被正确地编程在闪存访问控制寄存器(FLASH_ACR)。参考第6.1.5节:动态电压缩放管理。表29显示了等待状态和CPU时钟频率之间的对应关系。

) K1 Z6 }8 p" q& U- L4 F3 ]. Q' `

对号入座，我要设置为170MHz，模式为Range 1 Boost模式，那么对应LATENCY值应该为4WS，因此将其配置为4。

0 t( z; s) z7 |3 Z3 h5 f

FLASH->ACR |= FLASH_ACR_LATENCY_4WS;

2 [  G- F" S$ K9 @7 Z& R

配置函数
) a( I" n# e* Q5 t( N

有了上面的概念就可以进行编写时钟函数了。
步骤如下：

• 开启HSE（鄙人的板子HSE为8MHz）并确认HSE就绪；
• 关闭PLL并确认PLL已经关闭；
• AHB二分频；
• 配置为range1_boost（默认复位为range1_normal模式）；
• 配置FLASH_ACR的访问时间比率；
• 配置PLL；
• 打开PLL并确认PLL就绪；
• 使能PLL_R；
• 配置系统时钟为PLL输入，并确认系统时钟就绪；
• 延时至少1us后切换AHB为不分频。
  ; V' H2 w' Z* j) C

1. u8 SYSCLK_140MHz(void)
   & _* r# I$ h1 r3 t
2. {
   6 S6 s+ b8 @# a& y2 l: @0 j! s
3.         u16 temp = 0x2000;
   
4.         RCC->CR |= RCC_CR_HSEON;//打开HSE
   
5.         while((!(RCC->CR & RCC_CR_HSERDY))&&(--temp));//等待HSE就绪
   9 M6 i& j6 }6 c( q" q. g/ h
6.         if(!temp)//检查是否超时
   
7.         {
   
8.                 return FAILED;
   
9.         }
   . i* h7 ^& d1 D- i/ A
10.         RCC->CR &= ~RCC_CR_PLLON;//关闭PLL
    + m, ?5 g6 K" J3 C% ~4 w
11.         temp = 0x2000;
    2 S4 B, n' S& q/ T
12.         while((RCC->CR & RCC_CR_PLLRDY) && (--temp));//等待PLL下线
    
13.         if(!temp)//检查是否超时
    ) R) ]0 _, F3 F8 Z& ~% r6 ~
14.         {
    $ }$ \2 H# g) q/ B( E1 t) Q
15.                 return FAILED;
    1 B+ q  W& |: o
16.         }
    + D5 B; ~0 _: E
17.         RCC->CFGR = RCC_CFGR_PPRE2_DIV2|RCC_CFGR_PPRE1_DIV4|RCC_CFGR_HPRE_DIV2|RCC_CFGR_SW_HSI;
    
18.         //系统时钟选择内部高速时钟，AHB二分频，APB1四分频，APB2二分频
    
19.         temp = 0x2000;
    - T; ^! g+ W, |, `/ Q2 U# |
20.         while(--temp);//等待AHB稳定
    
21.         PWR->CR5 &= ~PWR_CR5_R1MODE;//设置为range1_boost模式
    : a; H6 o  _" N  z
22.         FLASH->ACR &= ~FLASH_ACR_LATENCY;//清除LATENCY
    
23.         FLASH->ACR |= FLASH_ACR_LATENCY_4WS;//配置LATENCY为4WS
    
24.         temp = 0x2000;
    
25.         while(--temp);//等待系统稳定
    
26.         RCC->PLLCFGR = (70<<RCC_PLLCFGR_PLLN_Pos)|(1<<RCC_PLLCFGR_PLLM_Pos)|RCC_PLLCFGR_PLLSRC_HSE;//(8*70)/2 = VCO = 280MHz
    
27.         RCC->CR |= RCC_CR_PLLON;//打开PLL
    
28.         temp = 0xf000;
    % j0 p7 D- d3 y9 X/ x1 t
29.         while((!(RCC->CR & RCC_CR_PLLRDY)) && (--temp));//等待PLL准备就绪
    
30.         if(!temp)
    
31.         {
    ' P! n% ]0 j: B, h0 Q( X) @8 J
32.                 return FAILED;
    3 P% ~" b+ ?8 @& k
33.         }
    & `- @9 x/ V; ^& ~
34.         RCC->PLLCFGR |= RCC_PLLCFGR_PLLREN;//使能PLL_R
    3 i* S' }/ v, a
35.         RCC->CFGR |= RCC_CFGR_SW_PLL;//设置系统时钟选择PLL
    
36.         temp = 0xf000;
    ; G: F* {* u: K2 n; \( Y3 I
37.         while(((RCC->CFGR & RCC_CFGR_SWS) != RCC_CFGR_SWS) && (--temp));//等待系统设置PLL主时钟完成标志位置位
    & Y. W% C$ N# i2 A6 {* E
38.         if(temp)
      v8 m) m4 F; {
39.         {
    
40.                 temp = 0;
    
41.                 while(--temp);//等待系统稳定
    
42.                 RCC->CFGR &= ~RCC_CFGR_HPRE;//AHB 不分频 == SYSCLK
    ! U3 b+ a, V4 E' E' k+ A
43.                 return SUCCEED;
    / U! f3 x4 I/ I/ X+ \  O5 s" H
44.         }
    
45.         else
    6 @7 h/ E6 Y# b  U# ?% r# F
46.         {
    , P8 Q7 U2 V7 v$ Y  N0 p
47.                 return FAILED;
    - U4 T$ T: l3 Y5 n# Y6 D: X2 j
48.         }        
    
49. }

复制代码

7 S+ K2 t! o; E8 n. `

然后就配置结束了，通过定时器验证确实为170MHz。

2 J& s; g- E0 v4 Z. l* i

附录：RCC寄存器

, y6 W" X; x/ N( H7 V, d3 _+ @7 p/ O; e

最后：

% o. P" M' }1 N0 A附上本人写的寄存器配置，方便个人配置，要啥直接删注释就好：

; {) X1 t  M( v2 I' V

1. //================================RCC->CR========================================
   
2.         RCC->CR |= 0                //default: 0x0000 0063
   
3.         //        //RCC_CR_PLLRDY                //bit25【read only】:        PLL Ready
   % q6 \( H: y; U& P/ W4 K
4.         //        |RCC_CR_PLLON                //bit24: 使能PLL。
     I$ |4 v* l# n! Q2 O( w
5.         //        |RCC_CR_CSSON                //bit19: 时钟安全系统使能。0 OFF ; 1 ON
     }) X5 P+ b% O* D8 M! U
6.         //        |RCC_CR_HSEBYP                //bit18: 0 HSE晶振不旁路        1 HSE晶振旁路
   
7.         //        //RCC_CR_HSERDY                //bit17【read only】:        HSE Ready
   
8.                 |RCC_CR_HSEON                //bit16: 使能HSE
   ) r. \5 T2 X" `( |$ A
9.         //        |RCC_CR_HSIRDY                //bit10: HSI16时钟准备就绪
   
10.         //        |RCC_CR_HSIKERON        //bit09: 停止模式HSI是否启动
    4 E9 e  E# `1 ?$ |- a
11.         //        |RCC_CR_HSION                //bit08: 1 HSION   0 OFF
    ) `4 e3 c( u- `0 X3 r
12.         ;
    
13. 
    $ ]5 ~# p* L# y5 Y$ s9 L
14. //================================RCC->PLLCFGR ========================================
    " ~, D+ R  ]) U$ l$ L: h) t
15.         RCC->PLLCFGR = 0                //default: 0x0000 1000
    
16.         //        |RCC_PLLCFGR_PLLPDIV        //bit31-27[4:0]: P 分频 给ADC用
    
17.                                                                 // 00000: PLL “P” clock is controlled by the bit PLLP
    ) N, T. V5 W+ u/ |* ^7 c
18.                                                                 // 00001: Reserved.
    
19.                                                                 // 00010: PLL “P” clock = VCO / 2
    ' ~! E9 O; X, Q
20.                                                                 // ....
    $ f( k8 j" R% l+ w
21.                                                                 // 11111: PLL “P” clock = VCO / 31
    6 y) ^0 l8 i" `3 C( r4 R  C" D' c; B
22.         //        |RCC_PLLCFGR_PLLR                //bit26-25[1:0]: 锁相环R 分频
    
23.                                                         ///        // 00: PLLR = 2
    3 Q. y- ~8 G+ ]1 r
24.                                                                 // 01: PLLR = 4
    ; a& S/ n& c6 y
25.                                                                 // 10: PLLR = 6
    
26.                                                                 // 11: PLLR = 8
    5 d/ D" g0 [7 v' N+ D) F
27.         //        |RCC_PLLCFGR_PLLREN                //bit24: PLLR使能
    
28.         //        |RCC_PLLCFGR_PLLQ_0                //bit22-21[1:0]: Q分频，USB用。分频参数与R分频一样
    - @* H0 M$ o! c' N4 Y; q9 B
29.         //        |RCC_PLLCFGR_PLLQEN                //bit20: PLLQ使能
    
30.         //        |RCC_PLLCFGR_PLLP                //bit17: P 分频
    
31.                                                                 // 0: PLLP = 7
    
32.                                                                 // 1: PLLP = 17
    
33.         //        |RCC_PLLCFGR_PLLPEN                //bit16: PLLP 使能
    
34.         //----------------------- VCO = 280MHz
    7 m8 z: o, K* t) P3 ^
35.                 |(70<<RCC_PLLCFGR_PLLN_Pos)//bit14-08[6:0]: PLL的倍频 不能小于8
    
36.                                                                 // 0000000: PLLN = 0 wrong configuration
    
37.                                                                 // 0000001: PLLN = 1 wrong configuration
    ' b  o1 f6 A; q" S& B3 c
38.                                                                 // ...
    3 @, B1 x6 P. X1 D& v3 H. p$ ~
39.                                                                 // 0000111: PLLN = 7 wrong configuration
      i. h& e2 o! G; q
40.                                                                 // 0001000: PLLN = 8
    
41.                                                                 // 0001001: PLLN = 9
    
42.                                                                 // ...
    
43.                                                                 // 1111111: PLLN = 127
    % r% A% N9 l0 e1 L0 ?
44.                 |(1<<RCC_PLLCFGR_PLLM_Pos)//bit07-04[3:0]: PLL初始分频
    
45.                                                                 // 0000: PLLM = 1
    & y" n+ f- N2 `% Q" Y) T- L- b( b
46.                                                         ///        // 0001: PLLM = 2
    
47.                                                                 // 0010: PLLM = 3
    
48.                                                                 // 0011: PLLM = 4
    ) A( @4 H5 h- Z! Y
49.                                                                 // 0100: PLLM = 5
    1 t. U8 W& c* v8 e" m( I
50.                                                                 // 0101: PLLM = 6
    0 R# q! C3 m: ^0 K3 h8 s
51.                                                                 // 0110: PLLM = 7
    5 |0 U' n" l3 A2 M
52.                                                                 // 0111: PLLM = 8
    
53.                                                                 // 1000: PLLSYSM = 9
    
54.                                                                 // ...
    
55.                                                                 // 1111: PLLSYSM= 16
    , R2 Z, d& [+ w; B( A& m% k9 f
56.                 |RCC_PLLCFGR_PLLSRC                //bit01-00[1:0]: PLL时钟源选择。
    
57.                                                                 // 00: No clock sent to PLL
    ( Q. {  ~1 h& k1 `
58.                                                                 // 01: No clock sent to PLL
    $ ^9 F' ?5 f6 L8 n
59.                                                                 // 10: HSI16 clock selected as PLL clock entry
    8 z+ h$ Y1 \. o* T2 }8 L9 }) n% W
60.                                                         ///        // 11: HSE clock selected as PLL clock entry
      K* Z+ v9 i& @% \0 U0 ]
61.         ;
    
62. 
    
63. //================================RCC->CFGR========================================
    
64.         RCC->CFGR = 0                        //default: 0x0000 0005
    
65.         //        |RCC_CFGR_MCOPRE                //bit30-28[2:0]: MCO输出时钟分频
    1 y& A0 D! w* V, x
66.                                                                 // 000: MCO is divided by 1
    / @0 r! M2 r2 Y4 u& {
67.                                                                 // 001: MCO is divided by 2
    
68.                                                                 // 010: MCO is divided by 4
    - Y" V- O( S  S; k, D, Q
69.                                                                 // 011: MCO is divided by 8
    - |# d. t5 s& C
70.                                                                 // 100: MCO is divided by 16
      C3 X; N' p' g3 M, i9 B- J9 x! o
71.                                                                 // Others: not allowed
    3 c9 B' b/ T6 x1 H5 c
72.         //        |RCC_CFGR_MCOSEL                //bit27-24[3:0]: MCO输出时钟选择
    
73.                                                                 // 0000: MCO output disabled, no clock on MCO
    ' o/ c7 `8 q: U
74.                                                                 // 0001: SYSCLK system clock selected
    $ L3 A4 R3 ]- a9 A. i7 ?, l; R
75.                                                                 // 0010: Reserved, must be kept at reset value
    
76.                                                                 // 0011: HSI16 clock selected
    / ~3 H4 ]1 x" v' V" F* p
77.                                                                 // 0100: HSE clock selected
    / I4 I" `, a) W$ a
78.                                                                 // 0101: Main PLL clock selected
    0 B3 l6 |: A2 Q" u0 L8 M
79.                                                                 // 0110: LSI clock selected
    
80.                                                                 // 0111: LSE clock selected
    
81.                                                                 // 1000: Internal HSI48 clock selected
    1 J/ }) F1 w1 m% A. g
82.                 |RCC_CFGR_PPRE2_DIV2        //bit13-11[2:0]: APB2预分频
    
83.                                                                 // 0xx: HCLK not divided
    % N! r6 u( n7 C% e
84.                                                                 // 100: HCLK divided by 2
    - `8 Z4 W2 V$ d& C
85.                                                                 // 101: HCLK divided by 4
    
86.                                                                 // 110: HCLK divided by 8
    1 A8 U9 H) |" j3 l% X5 u
87.                                                                 // 111: HCLK divided by 16
    
88.                 |RCC_CFGR_PPRE1_DIV4        //bit10-08[2:0]: APB1预分频
    
89.                                                                 // 0xx: HCLK not divided
    
90.                                                                 // 100: HCLK divided by 2
    2 q4 K; ^: R3 w/ @- y! v- G6 F
91.                                                                 // 101: HCLK divided by 4
    
92.                                                                 // 110: HCLK divided by 8
    
93.                                                                 // 111: HCLK divided by 16
    
94.         //        |RCC_CFGR_HPRE                        //bit07-04[3:0]: AHB预分频（改变core电压之前应该先查看这些时钟频率）
    0 h! S) e& e8 F! e
95.                                                                 // 0xxx: SYSCLK not divided
      k" L  g2 \, ^4 H* ]. U
96.                                                                 // 1000: SYSCLK divided by 2
    
97.                                                                 // 1001: SYSCLK divided by 4
    
98.                                                                 // 1010: SYSCLK divided by 8
    9 `- z5 ^) U# m* v% L( S. k( a- R
99.                                                                 // 1011: SYSCLK divided by 16
    : g/ D; Q. @/ N
100.                                                                 // 1100: SYSCLK divided by 64
     
101.                                                                 // 1101: SYSCLK divided by 128
     
102.                                                                 // 1110: SYSCLK divided by 256
     
103.                                                                 // 1111: SYSCLK divided by 512
     7 m# ~" h1 z, H" ~% K& y
104.         //RCC_CFGR_SWS                        //bit03-02[1:0]【read only】:系统时钟源选择状态，该位与SW对应。
     
105.                 |RCC_CFGR_SW                //bit01-00[1:0]: 系统时钟源选择。
     $ R" u1 h  Q8 ~6 Z! c4 x! w
106.                                                                 // 00: Reserved, must be kept at reset value
     
107.                                                                 // 01: HSI16 selected as system clock
     8 [- @3 s- `- ~( k9 z7 N9 ^
108.                                                                 // 10: HSE selected as system clock
     2 k9 d  ~9 U. u, J& X3 ]
109.                                                         ///        // 11: PLL selected as system clock
     
110.         ;

复制代码

下面是RCC寄存器：

( |) c, ]) G& ?( K# l
: h- `$ B. \' H" [. b* `

1. void RCC_Init(void)
   # r7 K! e5 C1 L) k2 h! l
2. {
   - b( b1 `# |0 ]2 n5 P/ ?
3.         //--------------------------------------------------------------------------------------//
   
4.         //---------------------------------------- AHB1 ----------------------------------------//
   
5.         //--------------------------------------------------------------------------------------//
   5 G- n( Z7 M) r9 r
6.         RCC->AHB1RSTR |= 0                        //default: 0x0000 0000
   
7.         //        |RCC_AHB1RSTR_CRCRST                //bit12
   
8.         //        |RCC_AHB1RSTR_FLASHRST                //bit08
   ( j8 s' o$ z! a3 C% o: p0 d; N7 l9 y
9.         //        |RCC_AHB1RSTR_FMACRST                //bit04
   
10.         //        |RCC_AHB1RSTR_CORDICRST                //bit03
    
11.         //        |RCC_AHB1RSTR_DMAMUX1RST        //bit02
    
12.         //        |RCC_AHB1RSTR_DMA2RST                //bit01
    
13.         //        |RCC_AHB1RSTR_DMA1RST                //bit00
    % ~* W1 U) Z  q# w* {6 X9 C0 g3 m
14.         ;
    
15.         RCC->AHB1RSTR &= 0xffffffff        //default: 0x0000 0000
    " w- Q& g3 ]- S
16.         //        &~RCC_AHB1RSTR_CRCRST                //bit12
    : n$ s  ^( @& U- E8 V: T
17.         //        &~RCC_AHB1RSTR_FLASHRST                //bit08
    ' i( A7 {9 [; K- R5 [9 T2 ~4 b
18.         //        &~RCC_AHB1RSTR_FMACRST                //bit04
    
19.         //        &~RCC_AHB1RSTR_CORDICRST        //bit03
    
20.         //        &~RCC_AHB1RSTR_DMAMUX1RST        //bit02
    & O# i* T+ @* W: n" |1 c) q
21.         //        &~RCC_AHB1RSTR_DMA2RST                //bit01
    
22.         //        &~RCC_AHB1RSTR_DMA1RST                //bit00
    
23.         ;
    # b3 A. ^6 ?( }5 \
24.         
    
25.         RCC->AHB1ENR |= 0                        //default: 0x0000 0100
    
26.         //        |RCC_AHB1ENR_CRCEN                        //bit12
    1 ~; R. y7 v; E7 q: c
27.         //        |RCC_AHB1ENR_FLASHEN                //bit08
    
28.         //        |RCC_AHB1ENR_FMACEN                        //bit04
    
29.         //        |RCC_AHB1ENR_CORDICEN                //bit03
    + P2 V/ \, W# m4 O& S& X
30.         //        |RCC_AHB1ENR_DMAMUX1EN                //bit02
    $ r" N2 n5 Z- X9 k* P- K9 o4 u
31.         //        |RCC_AHB1ENR_DMA2EN                        //bit01
    ) m8 u5 i4 ~# z! ?. h+ f
32.         //        |RCC_AHB1ENR_DMA1EN                        //bit00
    
33.         ;
    : F( N& ?1 d9 [
34.         //--------------------------------------------------------------------------------------//
    
35.         //---------------------------------------- AHB2 ----------------------------------------//
    . f, n. T1 n8 n7 r2 e4 Z
36.         //--------------------------------------------------------------------------------------//
    ' t' ^  K3 ~! t1 N$ y
37.         RCC->AHB2RSTR |= 0                        //defualt: 0x0000 0000
    0 u1 b6 l8 x2 {: t* L1 d1 H
38.         //        |RCC_AHB2RSTR_RNGRST                //bit26
    
39.         //        |RCC_AHB2RSTR_RNGRST                //bit24
    ; }7 X6 R* h* V/ Q) |3 l7 T8 E
40.         //        |RCC_AHB2RSTR_DAC4RST                //bit19
    
41.         //        |RCC_AHB2RSTR_DAC3RST                //bit18
    
42.         //        |RCC_AHB2RSTR_DAC2RST                //bit17
    3 \7 n% h, O# Y5 D. l9 N- T* {' M
43.         //        |RCC_AHB2RSTR_DAC1RST                //bit16
    
44.         //        |RCC_AHB2RSTR_ADC345RST                //bit14
    - n1 V: d8 C$ j0 l6 f! w7 \- l
45.         //        |RCC_AHB2RSTR_ADC12RST                //bit13
    
46.         //        |RCC_AHB2RSTR_GPIOGRST                //bit06
    : T1 ^) y+ h3 C) x& I$ B
47.         //        |RCC_AHB2RSTR_GPIOFRST                //bit05
    : @, y" T& H# S! T+ ?- y8 r
48.         //        |RCC_AHB2RSTR_GPIOERST                //bit04
    
49.         //        |RCC_AHB2RSTR_GPIODRST                //bit03
    
50.                 |RCC_AHB2RSTR_GPIOCRST                //bit02
    ; S/ p- S2 j  c  ?
51.         //        |RCC_AHB2RSTR_GPIOBRST                //bit01
    
52.         //        |RCC_AHB2RSTR_GPIOARST                //bit00
    3 s+ b$ v; q2 S: }
53.         ;
    
54.         RCC->AHB2RSTR &= 0xffffffff        //defualt: 0x0000 0000
    
55.         //        &~RCC_AHB2RSTR_RNGRST                //bit26
    / ^! z2 G' A) u6 ^
56.         //        &~RCC_AHB2RSTR_RNGRST                //bit24
    9 `+ o3 A  U# _* m( [
57.         //        &~RCC_AHB2RSTR_DAC4RST                //bit19
    ! {2 J# X7 w/ {0 S
58.         //        &~RCC_AHB2RSTR_DAC3RST                //bit18
    4 N1 y7 d6 h* V9 W5 y
59.         //        &~RCC_AHB2RSTR_DAC2RST                //bit17
    6 l7 K4 ?, f/ v" X& ?
60.         //        &~RCC_AHB2RSTR_DAC1RST                //bit16
    
61.         //        &~RCC_AHB2RSTR_ADC345RST        //bit14
    
62.         //        &~RCC_AHB2RSTR_ADC12RST                //bit13
    # P/ z4 y, {+ }% b7 E% a
63.         //        &~RCC_AHB2RSTR_GPIOGRST                //bit06
    6 d2 H- n& W% Q" K
64.         //        &~RCC_AHB2RSTR_GPIOFRST                //bit05
    
65.         //        &~RCC_AHB2RSTR_GPIOERST                //bit04
    
66.         //        &~RCC_AHB2RSTR_GPIODRST                //bit03
    % U9 i) t& ]5 i# f4 q. U2 D: S7 k
67.                 &~RCC_AHB2RSTR_GPIOCRST                //bit02
    
68.         //        &~RCC_AHB2RSTR_GPIOBRST                //bit01
    
69.         //        &~RCC_AHB2RSTR_GPIOARST                //bit00
      c; f' u% u2 c; F0 K
70.         ;
    6 ~. W4 c% b+ r' k% n
71.         RCC->AHB2ENR = 0                        //default: 0x0000 0000
    
72.         //        |RCC_AHB2ENR_RNGEN                        //bit26
    
73.         //        |RCC_AHB2ENR_DAC4EN                        //bit19
    
74.         //        |RCC_AHB2ENR_DAC3EN                        //bit18
    
75.         //        |RCC_AHB2ENR_DAC2EN                        //bit17
    6 o: c# k4 W% o
76.         //        |RCC_AHB2ENR_DAC1EN                        //bit16
    
77.         //        |RCC_AHB2ENR_ADC345EN                //bit14
    
78.         //        |RCC_AHB2ENR_ADC12EN                //bit13
    
79.         //        |RCC_AHB2ENR_GPIOGEN                //bit06
    
80.         //        |RCC_AHB2ENR_GPIOFEN                //bit05
    / e( Q2 M" [9 Z
81.         //        |RCC_AHB2ENR_GPIOEEN                //bit04
    
82.         //        |RCC_AHB2ENR_GPIODEN                //bit03
    2 E7 l. B7 J3 n( g! c7 @
83.                 |RCC_AHB2ENR_GPIOCEN                //bit02
    
84.         //        |RCC_AHB2ENR_GPIOBEN                //bit01
    
85.         //        |RCC_AHB2ENR_GPIOAEN                //bit00
    . |! D1 P  t5 D8 c$ H6 C7 i) P5 z
86.         ;
    & x+ f3 N  X" k; n+ m: t* n; C
87.         //--------------------------------------------------------------------------------------//
    / d, |9 A+ Q" ?
88.         //---------------------------------------- AHB3 ----------------------------------------//
    
89.         //--------------------------------------------------------------------------------------//
    
90.         RCC->AHB3RSTR |= 0                        //default:0x0000 0000
    : V# q, |6 l2 F; D8 ]) B$ Y
91.         //        |RCC_AHB3RSTR_QSPIRST                //bit08
    $ V* ]( V% R0 u) X
92.         //        |RCC_AHB3RSTR_FMCRST                //bit00
    : I1 ?, F! N5 p) Q3 o, |
93.         ;
    
94.         RCC->AHB3RSTR &= 0xffffffff        //default:0x0000 0000
    
95.         //        &~RCC_AHB3RSTR_QSPIRST                //bit08
    * u, p1 i* A0 t6 a7 z0 F2 E8 _
96.         //        &~RCC_AHB3RSTR_FMCRST                //bit00
    ) ~# F1 w2 s9 ]) r/ z! v8 \
97.         ;
    % F( n( q0 u  ]1 n# x
98. 
    ! @% C0 q) x% R0 X5 M
99.         RCC->AHB3ENR |= 0                        //default: 0x0000 0000
    
100.         //        |RCC_AHB3ENR_QSPIEN                        //bit08
     
101.         //        |RCC_AHB3ENR_FMCEN                        //bit00
     
102.         ;
     
103.         //--------------------------------------------------------------------------------------//
     
104.         //---------------------------------------- APB1 ----------------------------------------//
     
105.         //--------------------------------------------------------------------------------------//
     0 s7 s9 j# r( A
106.         RCC->APB1RSTR1 |= 0                        //default: 0x0000 0000
     
107.         //        |RCC_APB1RSTR1_LPTIM1RST        //bit31
     
108.         //        |RCC_APB1RSTR1_I2C3RST                //bit30
     ' q0 ~7 q% R5 a4 @8 r, U, Z
109.         //        |RCC_APB1RSTR1_PWRRST                //bit28
     4 a' ]# u1 d6 ]* e
110.         //        |RCC_APB1RSTR1_FDCANRST                //bit25
     
111.         //        |RCC_APB1RSTR1_USBRST                //bit23
     * E1 l6 ^/ @! b' F( q' |' u
112.         //        |RCC_APB1RSTR1_I2C2RST                //bit22
     9 k! M" {* ?% b+ H( O
113.         //        |RCC_APB1RSTR1_I2C1RST                //bit21
     
114.         //        |RCC_APB1RSTR1_UART5RST                //bit20
     
115.         //        |RCC_APB1RSTR1_UART4RST                //bit19
     / V6 R, w3 N# g9 l
116.         //        |RCC_APB1RSTR1_USART3RST        //bit18
     
117.         //        |RCC_APB1RSTR1_USART2RST        //bit17
     % K: k3 Q9 l! o* ?8 r, k# q7 m
118.         //        |RCC_APB1RSTR1_SPI3RST                //bit15
     
119.         //        |RCC_APB1RSTR1_SPI2RST                //bit14
     
120.         //        |RCC_APB1RSTR1_CRSRST                //bit08
     ' c3 w8 p- E8 Z- K: \3 o
121.                 |RCC_APB1RSTR1_TIM7RST                //bit05
     
122.         //        |RCC_APB1RSTR1_TIM6RST                //bit04
     $ M  @' ~' q; j, k- w! Y4 q
123.         //        |RCC_APB1RSTR1_TIM5RST                //bit03
     
124.         //        |RCC_APB1RSTR1_TIM4RST                //bit02
     
125.         //        |RCC_APB1RSTR1_TIM3RST                //bit01
     
126.         //        |RCC_APB1RSTR1_TIM2RST                //bit00
     / z' q' u% k* g# z0 \+ S& ~# v, `
127.         ;
     
128.         RCC->APB1RSTR1 &= 0xffffffff//default: 0x0000 0000
     
129.         //        &~RCC_APB1RSTR1_LPTIM1RST        //bit31
     1 V+ Z$ O- L9 D, ]+ C- W9 a
130.         //        &~RCC_APB1RSTR1_I2C3RST                //bit30
     " ~) A$ F9 x8 u& ~. w# }% E/ ~& s) Q
131.         //        &~RCC_APB1RSTR1_PWRRST                //bit28
     2 |2 Z) U; {! _- W2 w
132.         //        &~RCC_APB1RSTR1_FDCANRST        //bit25
     2 n1 g" S. f! B' Z( J
133.         //        &~RCC_APB1RSTR1_USBRST                //bit23
     & X9 t, e8 B6 z
134.         //        &~RCC_APB1RSTR1_I2C2RST                //bit22
     : K$ B4 a* w8 C+ z& a* v5 N
135.         //        &~RCC_APB1RSTR1_I2C1RST                //bit21
     
136.         //        &~RCC_APB1RSTR1_UART5RST        //bit20
     6 H! h0 _8 m0 J$ k
137.         //        &~RCC_APB1RSTR1_UART4RST        //bit19
     
138.         //        &~RCC_APB1RSTR1_USART3RST        //bit18
     3 H) W! f# L+ |
139.         //        &~RCC_APB1RSTR1_USART2RST        //bit17
     - Q' [* `  c$ ~- h% }/ l9 H9 u; r
140.         //        &~RCC_APB1RSTR1_SPI3RST                //bit15
     " J; k( n+ e4 C! X9 v  @( [1 @. ~
141.         //        &~RCC_APB1RSTR1_SPI2RST                //bit14
     
142.         //        &~RCC_APB1RSTR1_CRSRST                //bit08
     . p& W, ^8 c. Q3 I2 Y7 t5 O6 W3 E4 R  H
143.                 &~RCC_APB1RSTR1_TIM7RST                //bit05
     
144.         //        &~RCC_APB1RSTR1_TIM6RST                //bit04
     2 n- c& p, u: t4 y' Y; P
145.         //        &~RCC_APB1RSTR1_TIM5RST                //bit03
     
146.         //        &~RCC_APB1RSTR1_TIM4RST                //bit02
     . t% p1 I- C7 s2 w+ m7 {8 d$ A
147.         //        &~RCC_APB1RSTR1_TIM3RST                //bit01
     5 ~% e! w  O/ Z0 Y
148.         //        &~RCC_APB1RSTR1_TIM2RST                //bit00
     7 z/ }* r6 u: j7 i
149.         ;
     
150. 
     4 |: R1 N1 v/ [6 i$ ?9 Z& _5 H
151.         RCC->APB1ENR1 |= 0                        //default: 0x0000 0400
     7 Q; Y3 O) d6 b8 w) K# N
152.         //        |RCC_APB1ENR1_LPTIM1EN                //bit31
     
153.         //        |RCC_APB1ENR1_I2C3EN                //bit30
     
154.         //        |RCC_APB1ENR1_PWREN                        //bit28
     
155.         //        |RCC_APB1ENR1_FDCANEN                //bit25
     
156.         //        |RCC_APB1ENR1_USBEN                        //bit23
     % p; v# v# O' E+ Q: ^5 ~# }5 ~
157.         //        |RCC_APB1ENR1_I2C2EN                //bit22
     
158.         //        |RCC_APB1ENR1_I2C1EN                //bit21
     
159.         //        |RCC_APB1ENR1_UART5EN                //bit20
     2 J2 a' W# w: k- A$ p1 |
160.         //        |RCC_APB1ENR1_UART4EN                //bit19
     
161.         //        |RCC_APB1ENR1_USART3EN                //bit18
     & O( N4 y/ ^; g
162.         //        |RCC_APB1ENR1_USART2EN                //bit17
     ( @/ J6 k9 J5 C
163.         //        |RCC_APB1ENR1_SPI3EN                //bit15
     
164.         //        |RCC_APB1ENR1_SPI2EN                //bit14
     2 `( D, W4 s* b, V
165.         //        |RCC_APB1ENR1_WWDGEN                //bit11
     
166.         //        |RCC_APB1ENR1_RTCAPBEN                //bit10
     1 d6 |% v( b' n  I! D( B8 A
167.         //        |RCC_APB1ENR1_CRSEN                        //bit08
     6 E2 m0 a5 O8 f8 `& M: p/ e  w" E
168.                 |RCC_APB1ENR1_TIM7EN                //bit05
     
169.         //        |RCC_APB1ENR1_TIM6EN                //bit04
     3 w( Z& T$ }" a, q. h; B. u! g- o
170.         //        |RCC_APB1ENR1_TIM5EN                //bit03
     
171.         //        |RCC_APB1ENR1_TIM4EN                //bit02
     
172.         //        |RCC_APB1ENR1_TIM3EN                //bit01
     
173.         //        |RCC_APB1ENR1_TIM2EN                //bit00
     
174.         ;
     5 h, g- p1 m, R( q4 S
175. 
     
176. 
     ( r8 {& A' N# q- u& L! _! i2 ^
177.         RCC->APB1RSTR2 |= 0                        //default: 0x0000 0000
     
178.         //        |RCC_APB1RSTR2_UCPD1RST                //bit08
     
179.         //        |RCC_APB1RSTR2_I2C4RST                //bit01
     
180.         //        |RCC_APB1RSTR2_LPUART1RST        //bit00
     3 s5 l$ J5 z! r5 y) l1 f
181.         ;
     7 d6 c1 u0 ~+ l: y
182.         RCC->APB1RSTR2 &= 0xffffffff//default: 0x0000 0000
     ) G. u! Y2 E: ~, O$ d4 B9 V* y
183.         //        &~RCC_APB1RSTR2_UCPD1RST        //bit08
     
184.         //        &~RCC_APB1RSTR2_I2C4RST                //bit01
     
185.         //        &~RCC_APB1RSTR2_LPUART1RST        //bit00
     
186.         ;
     
187. 
     
188.         RCC->APB1ENR2 |= 0                        //default: 0x0000 0000
     6 f+ C* @. G5 C3 L7 |
189.         //        |RCC_APB1ENR2_UCPD1EN                //bit08
     1 B: r! l2 N7 s/ S3 y# ~7 f+ C
190.         //        |RCC_APB1ENR2_I2C4EN                //bit01
     * N( Q1 D% I' X. e6 t7 Z
191.         //        |RCC_APB1ENR2_LPUART1EN                //bit00
     
192.         ;
     
193.         //--------------------------------------------------------------------------------------//
     
194.         //---------------------------------------- APB2 ----------------------------------------//
     : m' T3 W) g; m0 P/ `2 t
195.         //--------------------------------------------------------------------------------------//
     
196.         RCC->APB2RSTR |= 0                        //default: 0x0000 0000
     
197.         //        |RCC_APB2RSTR_HRTIM1RST                //bit26
     ( ~2 t5 n+ s1 ~  M
198.         //        |RCC_APB2RSTR_SAI1RST                //bit21
     
199.         //        |RCC_APB2RSTR_TIM20RST                //bit20
     + C, ^6 D7 D: O/ G7 v
200.         //        |RCC_APB2RSTR_TIM17RST                //bit18
     ' H& z$ m$ e" x1 S
201.         //        |RCC_APB2RSTR_TIM16RST                //bit17
       Z3 p$ G8 D5 [( g, \- z8 \
202.         //        |RCC_APB2RSTR_TIM15RST                //bit16
     
203.         //        |RCC_APB2RSTR_SPI4RST                //bit15
     
204.         //        |RCC_APB2RSTR_USART1RST                //bit14
     1 w6 d4 }0 X; H
205.         //        |RCC_APB2RSTR_TIM8RST                //bit13
     " k# U- I( y6 d1 P" f
206.         //        |RCC_APB2RSTR_SPI1RST                //bit12
     ; ~) _6 h) Z* U1 ~% N- Y% Y: F
207.         //        |RCC_APB2RSTR_TIM1RST                //bit11
     6 }8 Y9 q, d! e& z  C
208.         //        |RCC_APB2RSTR_SYSCFGRST                //bit00
     8 Z2 Y, ^3 x! U$ B0 x- U, k4 d
209.         ;
     
210.         RCC->APB2RSTR &= 0xffffffff        //default: 0x0000 0000
     $ Y- ]+ Q, J/ w. z$ ^
211.         //        &~RCC_APB2RSTR_HRTIM1RST        //bit26
     
212.         //        &~RCC_APB2RSTR_SAI1RST                //bit21
     
213.         //        &~RCC_APB2RSTR_TIM20RST                //bit20
     
214.         //        &~RCC_APB2RSTR_TIM17RST                //bit18
     3 g# I: U& j9 d
215.         //        &~RCC_APB2RSTR_TIM16RST                //bit17
     4 C) ]- ~! I) i' J
216.         //        &~RCC_APB2RSTR_TIM15RST                //bit16
     0 i0 h. }* B) s4 B
217.         //        &~RCC_APB2RSTR_SPI4RST                //bit15
     " G; h# j8 J: {
218.         //        &~RCC_APB2RSTR_USART1RST        //bit14
     
219.         //        &~RCC_APB2RSTR_TIM8RST                //bit13
     
220.         //        &~RCC_APB2RSTR_SPI1RST                //bit12
     
221.         //        &~RCC_APB2RSTR_TIM1RST                //bit11
     $ C5 X! l" e) g( a
222.         //        &~RCC_APB2RSTR_SYSCFGRST        //bit00
     2 p6 w2 ~; t. ^9 \" [. {6 M1 L
223.         ;
     
224. 
     
225.         RCC->APB2ENR |= 0                        //default: 0x0000 0000
     8 T8 E( {! c. \  P9 a: c( n
226.         //        |RCC_APB2ENR_HRTIM1EN                //bit26
     " R& k6 Y7 \: Y4 M
227.         //        |RCC_APB2ENR_SAI1EN                        //bit21
     2 @/ @( q  J$ {: ~$ A" x1 Y' {
228.         //        |RCC_APB2ENR_TIM20EN                //bit20
     
229.         //        |RCC_APB2ENR_TIM17EN                //bit18
     
230.         //        |RCC_APB2ENR_TIM16EN                //bit17
     # Q& C$ B" p; G1 _$ A& B; g0 y
231.         //        |RCC_APB2ENR_TIM15EN                //bit16
     
232.         //        |RCC_APB2ENR_SPI4EN                        //bit15
     5 s% b  G6 ]* Y9 a# y
233.         //        |RCC_APB2ENR_USART1EN                //bit14
     
234.         //        |RCC_APB2ENR_TIM8EN                        //bit13
     
235.         //        |RCC_APB2ENR_SPI1EN                        //bit12
     
236.         //        |RCC_APB2ENR_TIM1EN                        //bit11
     
237.         //        |RCC_APB2ENR_SYSCFGEN                //bit00
     " a+ j1 a  z% U! e! h0 ^' b- t, B
238.         ;
     9 \9 k  _4 n$ a1 f' Z
239. }
     

复制代码

1 J; c, D- h" B+ d1 ?9 g2 w9 }

9 S7 o3 o! L$ k& Q# T