编写基础RCC（Reset and Clock Control）

/ ?5 K6 l: Z! ^

* m" E  m' C; f7 X- _  B- t7 v- u, S
4 ^) N+ c$ n& K3 XAHB、APB1、APB2最大频率都是170MHz。

! v7 L! B- J8 D0 h) J

2 E8 X* j3 @. J8 ^

/ y( J& }! Q$ ^4 I! Q# _

8 F2 [6 @. \. ~4 ?; O; a
) C+ N( c$ L9 [; y8 \时钟树
5 o& h( D/ [4 {* H) `- w' L
6 \% e7 S$ Q. t0 O6 x

要想配置时钟首先必须要看明白时钟树。

9 I7 ]5 F, w! \3 u' _) Z
PLL
4 z/ _/ \4 z/ n) c- m% Y
8 k9 e7 j( j8 d" i2 U% [$ ?, c

配置时钟精髓就是PLL倍频，因此搞清楚了它就很好解决了。

* \: T9 B4 V" J' \手册上对PLL配置步骤如下图：

; E# `8 }) t# h3 U

/ y* ?" y: i% `" X# r首先通过上面的时钟树也可以看出来PLL的时钟源有两种：HSI、HSE。PLL的分频、倍频配置在RCC_PLLCFGR寄存器中。
3 g% O, \4 e: n1 s( P  R配置PLL的过程是：
+ P. \1 u$ L0 s) N$ n

• 将RCC_CR的PLLON位清零来关闭PLL。
• 查询RCC_CR的PLLRDY是否被清零了，如果该位为0说明PLL已经关闭。
• 配置分频、倍频系数等（单纯的使能或者关闭PLL_P、PLL_Q或者PLL_R不需要这些步骤，直接操作即可）。
• 将PLLON设置为1，再次启用PLL。
• 通过在RCC_PLLCFGR寄存器中配置PLLPEN、PLLQEN、PLLREN来启用所需的PLL输出。 注：PLL输出频率不得大于170MHz。 当一个时钟源被直接使用或通过PLL作为一个系统时钟，是不可能停止它。
  ) E' T1 v% s; G6 N0 M0 n
    w3 T9 o. ~9 i6 M1 ?0 X9 ?7 i

/ I8 Y; k9 D3 Z% K8 @5 P6 u0 X

PWR

在不同的工作频率下，对应的电源模式也不一样。

可能是为了满足不同频率下的功耗管理，高时钟对应高内核电压，我使用TI的5529时也有倍频时修改内核电压的的操作。
* q4 S" A  j3 S1 Xg474的电源模式与各个时钟频率对应关系如下表：

  s' H. W# E  r5 b' w8 }

PWR_CR1的VOS[1:0]对应Range2和Range1：
1 @  t8 N4 {$ h% {+ T% V2 G

! s+ B1 e9 @% X6 s! `

: h+ B" I" u" Z9 `& g- W

) V( X* w/ N, u: O至于Range1的normal模式和boost模式是在PWR_CR5寄存器的R1MODE位配置，R1MODE为0就是boost模式：
0 r5 h6 U2 x) G* X+ H  M! I

+ R: V# e4 e9 W/ B8 }$ o

  U5 q' j7 ~# Y

, z8 U9 t- ~4 c# ~9 Ng474的R1MODE位与SYSCLK的对应关系如下：
0 _' Y8 q, u; P

( s- Z2 N, u& [. L) l/ v

手册中还介绍了从range_normal切换到range_boost模式的步骤：
6 M2 Q; i! G* i/ U# O3 `

4 T( ]' d) E$ N, O0 c

+ O$ A7 R' R! V: J  W

• 在切换到更高的系统频率之前，系统时钟必须用AHB分频器除以2。
• 清除的R1MODE位在PWR_CR5寄存器中。
• 在range1 boost模式中，根据新的频率目标调整等待状态的数量。
• 配置并切换到新的系统频率。
• 等待至少1us，然后重新配置AHB预压器以获得所需的HCLK时钟频率
  
  ! Q4 |7 V) ~- H

9 i% U/ W7 X( b# e! H1 u4 V
$ w1 Q- Z* I. a2 N

FLASH
# P- G" c0 W4 n% w# A

这个是我原来忽略的地方，原来就配置了PLL和PWR，然后倍频到140MHz就是极限了，后来我反复查阅手册，才发现了原来少了对FLASH的访问比率的配置。（可以看到上面的range_normal切换到range_boost模式步骤里已经提到了修改FLASH访问比率的事，但是由于没看懂是什么意思，还以为是延时1us，因此配置170MHz时候就失败了。）

4 e4 `+ D5 d' ^

上面提到range_normal切换到range_boost步骤里有这么一句：

• 在range1 boost模式中，根据新的频率目标调整等待状态的数量（FLASH_ACR的LATENCY位）。
  + B+ w# M! W  K0 D
  9 p. K! L0 X0 X+ f( m) E6 Z1 B

那么就看看这个 FLASH_ACR 的 LATENCY到底是个什么。

3 r1 c# d, ?/ t' t! A; ?0 S$ ?4 I查阅手册找到这个寄存器：

; Z% t/ J& m9 C% Y9 E% h+ X

+ h! @# E% u0 {8 `; e

: r# J1 V* G0 W可以看到LATENCY在最低位：

5 s$ H" b0 \6 t5 }& S2 B+ H

" _; c2 |4 y/ g6 `- f$ j

LATENCY[3:0]：这些位表示SYSCLK(系统时钟)周期与Flash访问时间的比率。

知道了它是干嘛的，那么它到底设置为多少合适呢？如下图所示：

& }4 I9 W4 `3 U: N/ X! o2 B/ T

' B; P7 J7 [9 a% g  y

8 d+ A' |* {, F. |6 u为了正确地从闪存读取数据，等待状态(延迟)的数量必须根据CPU时钟(HCLK)的频率和内部电压范围的设备VCORE被正确地编程在闪存访问控制寄存器(FLASH_ACR)。参考第6.1.5节:动态电压缩放管理。表29显示了等待状态和CPU时钟频率之间的对应关系。
- M. M* ^! T2 V/ f1 V

, U, k* w3 y, z

对号入座，我要设置为170MHz，模式为Range 1 Boost模式，那么对应LATENCY值应该为4WS，因此将其配置为4。

( z: a' h  T2 M# S7 v/ ?1 K

FLASH->ACR |= FLASH_ACR_LATENCY_4WS;

配置函数
) F  U' v( w6 V7 C
) ^9 g. i3 x% }+ U. d

有了上面的概念就可以进行编写时钟函数了。
步骤如下：

• 开启HSE（鄙人的板子HSE为8MHz）并确认HSE就绪；
• 关闭PLL并确认PLL已经关闭；
• AHB二分频；
• 配置为range1_boost（默认复位为range1_normal模式）；
• 配置FLASH_ACR的访问时间比率；
• 配置PLL；
• 打开PLL并确认PLL就绪；
• 使能PLL_R；
• 配置系统时钟为PLL输入，并确认系统时钟就绪；
• 延时至少1us后切换AHB为不分频。
  

1. u8 SYSCLK_140MHz(void)
   4 h1 U. _' G( `! {
2. {
   & _: X" n% e$ H5 K5 Q5 ^
3.         u16 temp = 0x2000;
   2 m( H4 ]6 `! _  G; A
4.         RCC->CR |= RCC_CR_HSEON;//打开HSE
   1 q$ L; C0 M) I8 p; \8 G2 S
5.         while((!(RCC->CR & RCC_CR_HSERDY))&&(--temp));//等待HSE就绪
   
6.         if(!temp)//检查是否超时
   , d8 h4 y, Q6 s
7.         {
     C7 _2 X7 t/ ]  f( W/ V
8.                 return FAILED;
   : f9 z' `7 j1 F+ d7 ~$ g
9.         }
   ' X2 O) O8 E, f) F3 M1 s  B
10.         RCC->CR &= ~RCC_CR_PLLON;//关闭PLL
    + ]& y- G1 i8 o+ Y+ Y4 h
11.         temp = 0x2000;
    : ^* X5 x) R7 i& k, r1 b& v0 Z
12.         while((RCC->CR & RCC_CR_PLLRDY) && (--temp));//等待PLL下线
    
13.         if(!temp)//检查是否超时
    
14.         {
    
15.                 return FAILED;
    
16.         }
    
17.         RCC->CFGR = RCC_CFGR_PPRE2_DIV2|RCC_CFGR_PPRE1_DIV4|RCC_CFGR_HPRE_DIV2|RCC_CFGR_SW_HSI;
    
18.         //系统时钟选择内部高速时钟，AHB二分频，APB1四分频，APB2二分频
    
19.         temp = 0x2000;
    * L; H: x$ H' w+ W) X8 g; ~
20.         while(--temp);//等待AHB稳定
    7 Y& z6 n# M9 e/ W
21.         PWR->CR5 &= ~PWR_CR5_R1MODE;//设置为range1_boost模式
    7 K+ S* `0 C6 B" S7 u) v
22.         FLASH->ACR &= ~FLASH_ACR_LATENCY;//清除LATENCY
    & T5 L9 b! A* h3 b
23.         FLASH->ACR |= FLASH_ACR_LATENCY_4WS;//配置LATENCY为4WS
    
24.         temp = 0x2000;
    8 X. d( B+ v9 C+ I- a
25.         while(--temp);//等待系统稳定
    
26.         RCC->PLLCFGR = (70<<RCC_PLLCFGR_PLLN_Pos)|(1<<RCC_PLLCFGR_PLLM_Pos)|RCC_PLLCFGR_PLLSRC_HSE;//(8*70)/2 = VCO = 280MHz
    $ Y4 j- L: v8 x3 }  L
27.         RCC->CR |= RCC_CR_PLLON;//打开PLL
    3 F6 O8 k$ E" M4 t  L. O: N
28.         temp = 0xf000;
    
29.         while((!(RCC->CR & RCC_CR_PLLRDY)) && (--temp));//等待PLL准备就绪
    
30.         if(!temp)
    
31.         {
    $ g& g& A5 y+ L, N4 n; C( J
32.                 return FAILED;
    5 A, `" f+ R. G; ~$ I
33.         }
    
34.         RCC->PLLCFGR |= RCC_PLLCFGR_PLLREN;//使能PLL_R
    
35.         RCC->CFGR |= RCC_CFGR_SW_PLL;//设置系统时钟选择PLL
    5 U" E# i; g/ O  U; X5 z# b
36.         temp = 0xf000;
    
37.         while(((RCC->CFGR & RCC_CFGR_SWS) != RCC_CFGR_SWS) && (--temp));//等待系统设置PLL主时钟完成标志位置位
    & p' I4 q1 N; h& A$ {8 R1 x
38.         if(temp)
    3 Z5 K" l3 }# R! P8 W
39.         {
    
40.                 temp = 0;
    
41.                 while(--temp);//等待系统稳定
    
42.                 RCC->CFGR &= ~RCC_CFGR_HPRE;//AHB 不分频 == SYSCLK
    
43.                 return SUCCEED;
    
44.         }
    
45.         else
    
46.         {
    ( g/ `6 a% D) c
47.                 return FAILED;
    5 ~0 W6 i' N, K# j% U
48.         }        
    , A/ B6 M( m0 T* ]' }
49. }

复制代码

然后就配置结束了，通过定时器验证确实为170MHz。

/ y- d2 N. J. K+ g- n# o

附录：RCC寄存器
8 S$ ]4 k, c  c. u  f) E. c. v
) ]/ v; @' k7 t$ l% f

最后：

附上本人写的寄存器配置，方便个人配置，要啥直接删注释就好：

' Q  n; O; c! d7 ?

1. //================================RCC->CR========================================
   
2.         RCC->CR |= 0                //default: 0x0000 0063
   . U+ G  q: Z2 r: L3 k
3.         //        //RCC_CR_PLLRDY                //bit25【read only】:        PLL Ready
   ( T1 ~1 u7 v( ?& i6 |, \8 Y
4.         //        |RCC_CR_PLLON                //bit24: 使能PLL。
   # A  Y( X, G% D2 H4 i" O* C: T# t6 W
5.         //        |RCC_CR_CSSON                //bit19: 时钟安全系统使能。0 OFF ; 1 ON
   
6.         //        |RCC_CR_HSEBYP                //bit18: 0 HSE晶振不旁路        1 HSE晶振旁路
   
7.         //        //RCC_CR_HSERDY                //bit17【read only】:        HSE Ready
   ' x+ F* o9 A& m7 S0 Z( i
8.                 |RCC_CR_HSEON                //bit16: 使能HSE
   
9.         //        |RCC_CR_HSIRDY                //bit10: HSI16时钟准备就绪
   
10.         //        |RCC_CR_HSIKERON        //bit09: 停止模式HSI是否启动
    " p; K7 p% t! d/ R" Z5 P
11.         //        |RCC_CR_HSION                //bit08: 1 HSION   0 OFF
    , q3 {- Y2 d* w5 B
12.         ;
    7 `' f! J; a* x) y- ]: F
13. 
    
14. //================================RCC->PLLCFGR ========================================
    
15.         RCC->PLLCFGR = 0                //default: 0x0000 1000
    : j/ V7 v' r9 T$ d, b' u7 h
16.         //        |RCC_PLLCFGR_PLLPDIV        //bit31-27[4:0]: P 分频 给ADC用
    
17.                                                                 // 00000: PLL “P” clock is controlled by the bit PLLP
    
18.                                                                 // 00001: Reserved.
    0 }* S" D: m1 w, f' u/ \+ F
19.                                                                 // 00010: PLL “P” clock = VCO / 2
    / h8 q: p9 U: Z
20.                                                                 // ....
    / y  `$ m# H4 G3 b. B" K$ Z
21.                                                                 // 11111: PLL “P” clock = VCO / 31
    
22.         //        |RCC_PLLCFGR_PLLR                //bit26-25[1:0]: 锁相环R 分频
    7 M( T* i6 o" \% q
23.                                                         ///        // 00: PLLR = 2
    
24.                                                                 // 01: PLLR = 4
    2 Q: ^; R8 F; X, X$ i
25.                                                                 // 10: PLLR = 6
    ( }! r7 T0 m0 H, G- O+ B6 v; Z
26.                                                                 // 11: PLLR = 8
    
27.         //        |RCC_PLLCFGR_PLLREN                //bit24: PLLR使能
    ( e: E+ b( Y+ }
28.         //        |RCC_PLLCFGR_PLLQ_0                //bit22-21[1:0]: Q分频，USB用。分频参数与R分频一样
    ; ]) y$ {; {% I7 i. _
29.         //        |RCC_PLLCFGR_PLLQEN                //bit20: PLLQ使能
    5 d9 {, c  T( l
30.         //        |RCC_PLLCFGR_PLLP                //bit17: P 分频
    - _# ~% Y. ~( b1 A" n! I0 @2 @
31.                                                                 // 0: PLLP = 7
    
32.                                                                 // 1: PLLP = 17
    . f! h% F0 k: r, L. I: X1 A
33.         //        |RCC_PLLCFGR_PLLPEN                //bit16: PLLP 使能
    3 q  Q* p$ s# ^/ V0 f4 p
34.         //----------------------- VCO = 280MHz
    + s4 d& t8 O, S6 k( R
35.                 |(70<<RCC_PLLCFGR_PLLN_Pos)//bit14-08[6:0]: PLL的倍频 不能小于8
    - G( L0 i) _8 m6 l
36.                                                                 // 0000000: PLLN = 0 wrong configuration
    5 y' _2 L* M- X! U
37.                                                                 // 0000001: PLLN = 1 wrong configuration
    
38.                                                                 // ...
    7 [8 @: w9 t, F* \
39.                                                                 // 0000111: PLLN = 7 wrong configuration
    
40.                                                                 // 0001000: PLLN = 8
    
41.                                                                 // 0001001: PLLN = 9
    
42.                                                                 // ...
    ! {- K- a0 Q6 v
43.                                                                 // 1111111: PLLN = 127
    * X3 [$ N4 E) h1 x; L( W& Y
44.                 |(1<<RCC_PLLCFGR_PLLM_Pos)//bit07-04[3:0]: PLL初始分频
    
45.                                                                 // 0000: PLLM = 1
    : ~" D- t" b$ _  s  ~; M6 h8 Z- d
46.                                                         ///        // 0001: PLLM = 2
    2 U$ N9 J8 d5 ~
47.                                                                 // 0010: PLLM = 3
    
48.                                                                 // 0011: PLLM = 4
    4 q6 u! }* f, W
49.                                                                 // 0100: PLLM = 5
    ! H3 d$ ?( [+ T, G5 v! D
50.                                                                 // 0101: PLLM = 6
    
51.                                                                 // 0110: PLLM = 7
    
52.                                                                 // 0111: PLLM = 8
    
53.                                                                 // 1000: PLLSYSM = 9
    
54.                                                                 // ...
    
55.                                                                 // 1111: PLLSYSM= 16
    
56.                 |RCC_PLLCFGR_PLLSRC                //bit01-00[1:0]: PLL时钟源选择。
    $ S  U4 M" R0 S9 l' Z9 i& |. x
57.                                                                 // 00: No clock sent to PLL
    " s$ U; K+ j3 K4 {( M: o1 _+ v
58.                                                                 // 01: No clock sent to PLL
    
59.                                                                 // 10: HSI16 clock selected as PLL clock entry
    
60.                                                         ///        // 11: HSE clock selected as PLL clock entry
    
61.         ;
    0 Q; u- D% Y! p1 E3 Y0 b4 R4 F  \
62. 
    
63. //================================RCC->CFGR========================================
    $ `* I8 W7 C" M2 g, y/ k$ n5 a
64.         RCC->CFGR = 0                        //default: 0x0000 0005
    6 s4 ]; _- m. P9 x# B6 r
65.         //        |RCC_CFGR_MCOPRE                //bit30-28[2:0]: MCO输出时钟分频
    ! c1 d4 Q3 n' t! l8 G, g
66.                                                                 // 000: MCO is divided by 1
    - h0 V; m. |/ s* ^; A2 V
67.                                                                 // 001: MCO is divided by 2
    7 F8 K; H* f/ J# H
68.                                                                 // 010: MCO is divided by 4
    
69.                                                                 // 011: MCO is divided by 8
    
70.                                                                 // 100: MCO is divided by 16
    0 _1 C7 Y# L' L3 z2 n* o* y
71.                                                                 // Others: not allowed
    , f5 P& |* S+ P# h" D, S1 @
72.         //        |RCC_CFGR_MCOSEL                //bit27-24[3:0]: MCO输出时钟选择
    6 a, [# M% ?7 G( ~; s- ^
73.                                                                 // 0000: MCO output disabled, no clock on MCO
    # e4 r; R5 s: X  {1 \! ?
74.                                                                 // 0001: SYSCLK system clock selected
    
75.                                                                 // 0010: Reserved, must be kept at reset value
    5 B* V1 J' o7 m0 v1 j* q
76.                                                                 // 0011: HSI16 clock selected
    ( H! e% I& Z( x
77.                                                                 // 0100: HSE clock selected
    ! ^3 }7 ^- [( d& }7 i) M) `
78.                                                                 // 0101: Main PLL clock selected
    : N2 `+ D: N' a# v4 N4 J) Z! `
79.                                                                 // 0110: LSI clock selected
    
80.                                                                 // 0111: LSE clock selected
    6 n) n! S6 I* d! |  c
81.                                                                 // 1000: Internal HSI48 clock selected
    4 M. @# Q7 b$ {+ z& e! l3 B
82.                 |RCC_CFGR_PPRE2_DIV2        //bit13-11[2:0]: APB2预分频
    / U& o, j( j7 _5 y2 X
83.                                                                 // 0xx: HCLK not divided
    
84.                                                                 // 100: HCLK divided by 2
    
85.                                                                 // 101: HCLK divided by 4
    
86.                                                                 // 110: HCLK divided by 8
    
87.                                                                 // 111: HCLK divided by 16
    " b5 `! w- Q" n- h( ~: b
88.                 |RCC_CFGR_PPRE1_DIV4        //bit10-08[2:0]: APB1预分频
    
89.                                                                 // 0xx: HCLK not divided
    
90.                                                                 // 100: HCLK divided by 2
    ! e2 E3 X9 b1 Q+ s! l$ l5 h
91.                                                                 // 101: HCLK divided by 4
    
92.                                                                 // 110: HCLK divided by 8
    
93.                                                                 // 111: HCLK divided by 16
    
94.         //        |RCC_CFGR_HPRE                        //bit07-04[3:0]: AHB预分频（改变core电压之前应该先查看这些时钟频率）
    
95.                                                                 // 0xxx: SYSCLK not divided
    
96.                                                                 // 1000: SYSCLK divided by 2
    
97.                                                                 // 1001: SYSCLK divided by 4
    ! |. S7 S  q" W) v
98.                                                                 // 1010: SYSCLK divided by 8
    8 L6 i% G1 A. g5 C' E8 @( i
99.                                                                 // 1011: SYSCLK divided by 16
    9 V+ \: m* L. H) r. {) N- V. a
100.                                                                 // 1100: SYSCLK divided by 64
     
101.                                                                 // 1101: SYSCLK divided by 128
     
102.                                                                 // 1110: SYSCLK divided by 256
     : m- m+ ^9 T3 S* H2 D7 _# u
103.                                                                 // 1111: SYSCLK divided by 512
     
104.         //RCC_CFGR_SWS                        //bit03-02[1:0]【read only】:系统时钟源选择状态，该位与SW对应。
     
105.                 |RCC_CFGR_SW                //bit01-00[1:0]: 系统时钟源选择。
     + |& m, Y/ r; E3 m) J1 F
106.                                                                 // 00: Reserved, must be kept at reset value
       w% c! Z6 R6 H2 O
107.                                                                 // 01: HSI16 selected as system clock
     8 _" S% y3 h( S( B' Q7 d
108.                                                                 // 10: HSE selected as system clock
       B  M5 |# R; K
109.                                                         ///        // 11: PLL selected as system clock
     
110.         ;

复制代码

下面是RCC寄存器：

1. void RCC_Init(void)
   
2. {
   
3.         //--------------------------------------------------------------------------------------//
   9 o& w' f# c6 W" V; ^# V# M& b
4.         //---------------------------------------- AHB1 ----------------------------------------//
   
5.         //--------------------------------------------------------------------------------------//
   
6.         RCC->AHB1RSTR |= 0                        //default: 0x0000 0000
   2 q* P  H' `( i) Y! W  I9 f& s
7.         //        |RCC_AHB1RSTR_CRCRST                //bit12
   6 }9 a9 A$ J1 z' B  Z0 F- V
8.         //        |RCC_AHB1RSTR_FLASHRST                //bit08
   
9.         //        |RCC_AHB1RSTR_FMACRST                //bit04
   ; n' N1 A7 B3 u) W5 Q' c
10.         //        |RCC_AHB1RSTR_CORDICRST                //bit03
    
11.         //        |RCC_AHB1RSTR_DMAMUX1RST        //bit02
    
12.         //        |RCC_AHB1RSTR_DMA2RST                //bit01
    1 n9 W6 C' p& o& c
13.         //        |RCC_AHB1RSTR_DMA1RST                //bit00
    
14.         ;
    
15.         RCC->AHB1RSTR &= 0xffffffff        //default: 0x0000 0000
    4 a- k$ ]+ f! W, Y1 E9 [
16.         //        &~RCC_AHB1RSTR_CRCRST                //bit12
    % w; G) _$ K. J/ O! D4 [2 \0 R! J
17.         //        &~RCC_AHB1RSTR_FLASHRST                //bit08
    ! F: Q+ a: i' N' d- b6 g
18.         //        &~RCC_AHB1RSTR_FMACRST                //bit04
    
19.         //        &~RCC_AHB1RSTR_CORDICRST        //bit03
    
20.         //        &~RCC_AHB1RSTR_DMAMUX1RST        //bit02
    
21.         //        &~RCC_AHB1RSTR_DMA2RST                //bit01
    
22.         //        &~RCC_AHB1RSTR_DMA1RST                //bit00
    ! C- z% P9 p$ q2 Z/ W
23.         ;
    
24.         
    
25.         RCC->AHB1ENR |= 0                        //default: 0x0000 0100
    
26.         //        |RCC_AHB1ENR_CRCEN                        //bit12
    
27.         //        |RCC_AHB1ENR_FLASHEN                //bit08
    
28.         //        |RCC_AHB1ENR_FMACEN                        //bit04
    % C, O5 I, F9 e3 p/ H  ]
29.         //        |RCC_AHB1ENR_CORDICEN                //bit03
    
30.         //        |RCC_AHB1ENR_DMAMUX1EN                //bit02
    
31.         //        |RCC_AHB1ENR_DMA2EN                        //bit01
    
32.         //        |RCC_AHB1ENR_DMA1EN                        //bit00
    
33.         ;
    : S% g! j, h3 j8 c9 E+ u% `5 D/ |6 J
34.         //--------------------------------------------------------------------------------------//
    7 _1 h+ B0 z% B/ G+ c
35.         //---------------------------------------- AHB2 ----------------------------------------//
    
36.         //--------------------------------------------------------------------------------------//
    3 X1 \2 u/ Y( r; I
37.         RCC->AHB2RSTR |= 0                        //defualt: 0x0000 0000
    
38.         //        |RCC_AHB2RSTR_RNGRST                //bit26
    
39.         //        |RCC_AHB2RSTR_RNGRST                //bit24
    
40.         //        |RCC_AHB2RSTR_DAC4RST                //bit19
    
41.         //        |RCC_AHB2RSTR_DAC3RST                //bit18
    
42.         //        |RCC_AHB2RSTR_DAC2RST                //bit17
    
43.         //        |RCC_AHB2RSTR_DAC1RST                //bit16
    7 {% E9 S4 w; m3 Y$ j' J
44.         //        |RCC_AHB2RSTR_ADC345RST                //bit14
    , t, L2 z) d2 E: ~  D7 `
45.         //        |RCC_AHB2RSTR_ADC12RST                //bit13
    ' D0 e/ D& }( S1 _
46.         //        |RCC_AHB2RSTR_GPIOGRST                //bit06
    5 Z: w4 S9 }( t3 ~
47.         //        |RCC_AHB2RSTR_GPIOFRST                //bit05
    / o0 ?1 Z5 n, c5 V
48.         //        |RCC_AHB2RSTR_GPIOERST                //bit04
    
49.         //        |RCC_AHB2RSTR_GPIODRST                //bit03
    
50.                 |RCC_AHB2RSTR_GPIOCRST                //bit02
    
51.         //        |RCC_AHB2RSTR_GPIOBRST                //bit01
      M* O: Z4 b* D4 ~( h% H2 }
52.         //        |RCC_AHB2RSTR_GPIOARST                //bit00
    # r9 O$ M7 x  V+ ]6 D: S
53.         ;
    , c' H! G: k! X( |- e8 {4 M
54.         RCC->AHB2RSTR &= 0xffffffff        //defualt: 0x0000 0000
    
55.         //        &~RCC_AHB2RSTR_RNGRST                //bit26
    * L/ E" v. T* G% L0 m
56.         //        &~RCC_AHB2RSTR_RNGRST                //bit24
    3 ?7 e8 Z* _- }( x
57.         //        &~RCC_AHB2RSTR_DAC4RST                //bit19
    
58.         //        &~RCC_AHB2RSTR_DAC3RST                //bit18
    
59.         //        &~RCC_AHB2RSTR_DAC2RST                //bit17
    
60.         //        &~RCC_AHB2RSTR_DAC1RST                //bit16
    8 l/ o: H: T+ W9 ?$ K0 Z
61.         //        &~RCC_AHB2RSTR_ADC345RST        //bit14
    
62.         //        &~RCC_AHB2RSTR_ADC12RST                //bit13
    
63.         //        &~RCC_AHB2RSTR_GPIOGRST                //bit06
    
64.         //        &~RCC_AHB2RSTR_GPIOFRST                //bit05
    
65.         //        &~RCC_AHB2RSTR_GPIOERST                //bit04
    2 E8 M4 }# l, N* q3 L
66.         //        &~RCC_AHB2RSTR_GPIODRST                //bit03
    
67.                 &~RCC_AHB2RSTR_GPIOCRST                //bit02
    
68.         //        &~RCC_AHB2RSTR_GPIOBRST                //bit01
    
69.         //        &~RCC_AHB2RSTR_GPIOARST                //bit00
    
70.         ;
    ) ?% c4 k- L" d/ t/ U, k+ |3 z
71.         RCC->AHB2ENR = 0                        //default: 0x0000 0000
    
72.         //        |RCC_AHB2ENR_RNGEN                        //bit26
    # B+ Y( \3 `3 O( c! C' \
73.         //        |RCC_AHB2ENR_DAC4EN                        //bit19
    , I1 W: I. W: L
74.         //        |RCC_AHB2ENR_DAC3EN                        //bit18
    . N( J& ~; \0 A1 u4 i! B$ y/ ?' w
75.         //        |RCC_AHB2ENR_DAC2EN                        //bit17
    # T0 ]8 M( R- P/ ]+ a, O, B
76.         //        |RCC_AHB2ENR_DAC1EN                        //bit16
    9 p& O6 `* L4 H; v$ ~$ k" ^
77.         //        |RCC_AHB2ENR_ADC345EN                //bit14
    / e0 [0 W2 M; ]; D4 _/ Q: P
78.         //        |RCC_AHB2ENR_ADC12EN                //bit13
    4 U  p. i. Q9 V, X/ ]* X; ]5 \
79.         //        |RCC_AHB2ENR_GPIOGEN                //bit06
    
80.         //        |RCC_AHB2ENR_GPIOFEN                //bit05
    5 F7 [# s3 j$ n% J+ L" I4 |! |
81.         //        |RCC_AHB2ENR_GPIOEEN                //bit04
      j/ f  j4 C: k+ Q, X' {+ i/ X' m
82.         //        |RCC_AHB2ENR_GPIODEN                //bit03
    8 O' _8 V3 v+ y. y
83.                 |RCC_AHB2ENR_GPIOCEN                //bit02
    : Z9 j0 l0 z5 q. t: t$ Z
84.         //        |RCC_AHB2ENR_GPIOBEN                //bit01
    
85.         //        |RCC_AHB2ENR_GPIOAEN                //bit00
    % D/ E/ ~6 w5 t2 E% u3 F& p+ o
86.         ;
    3 X* S, E0 k( I5 m& z1 p3 \! z8 F
87.         //--------------------------------------------------------------------------------------//
      V; i% }5 {" ~0 a7 |
88.         //---------------------------------------- AHB3 ----------------------------------------//
    
89.         //--------------------------------------------------------------------------------------//
    * o. r! w" d5 x, W- H# u
90.         RCC->AHB3RSTR |= 0                        //default:0x0000 0000
    2 z5 b4 Y3 R, K. w# x
91.         //        |RCC_AHB3RSTR_QSPIRST                //bit08
    # P( C( O8 v' [" R3 F- r
92.         //        |RCC_AHB3RSTR_FMCRST                //bit00
    
93.         ;
    
94.         RCC->AHB3RSTR &= 0xffffffff        //default:0x0000 0000
    5 N# y" ~( g8 V- F# c  c
95.         //        &~RCC_AHB3RSTR_QSPIRST                //bit08
    
96.         //        &~RCC_AHB3RSTR_FMCRST                //bit00
    / f4 |! b9 L) q+ e! o" d# ~
97.         ;
    
98. 
    
99.         RCC->AHB3ENR |= 0                        //default: 0x0000 0000
    
100.         //        |RCC_AHB3ENR_QSPIEN                        //bit08
     
101.         //        |RCC_AHB3ENR_FMCEN                        //bit00
     
102.         ;
     
103.         //--------------------------------------------------------------------------------------//
     1 ~+ o! E& J* y" z  g  P* `; ]
104.         //---------------------------------------- APB1 ----------------------------------------//
     . U7 ^- e( _  e6 \/ k
105.         //--------------------------------------------------------------------------------------//
     + E; }3 c+ l3 \
106.         RCC->APB1RSTR1 |= 0                        //default: 0x0000 0000
     
107.         //        |RCC_APB1RSTR1_LPTIM1RST        //bit31
     9 f" @: l" ^9 G5 s9 j% g
108.         //        |RCC_APB1RSTR1_I2C3RST                //bit30
     
109.         //        |RCC_APB1RSTR1_PWRRST                //bit28
     - U1 ^  u. b3 n9 @
110.         //        |RCC_APB1RSTR1_FDCANRST                //bit25
     
111.         //        |RCC_APB1RSTR1_USBRST                //bit23
     
112.         //        |RCC_APB1RSTR1_I2C2RST                //bit22
     
113.         //        |RCC_APB1RSTR1_I2C1RST                //bit21
     ' E- K8 u: L% A' J0 V
114.         //        |RCC_APB1RSTR1_UART5RST                //bit20
     
115.         //        |RCC_APB1RSTR1_UART4RST                //bit19
     ; q( ]  I" c2 Z" u# q2 _2 {
116.         //        |RCC_APB1RSTR1_USART3RST        //bit18
     
117.         //        |RCC_APB1RSTR1_USART2RST        //bit17
     8 Q+ ~: S- z8 \  J
118.         //        |RCC_APB1RSTR1_SPI3RST                //bit15
     
119.         //        |RCC_APB1RSTR1_SPI2RST                //bit14
     
120.         //        |RCC_APB1RSTR1_CRSRST                //bit08
     5 f+ L4 D9 r9 p) W
121.                 |RCC_APB1RSTR1_TIM7RST                //bit05
     
122.         //        |RCC_APB1RSTR1_TIM6RST                //bit04
     
123.         //        |RCC_APB1RSTR1_TIM5RST                //bit03
     % _; x* o  J( ?& M( z; B0 X% U* ^2 V, ]
124.         //        |RCC_APB1RSTR1_TIM4RST                //bit02
     
125.         //        |RCC_APB1RSTR1_TIM3RST                //bit01
     " R0 I$ ~9 m7 R3 g2 P5 a
126.         //        |RCC_APB1RSTR1_TIM2RST                //bit00
     
127.         ;
     
128.         RCC->APB1RSTR1 &= 0xffffffff//default: 0x0000 0000
     " M% a( g, r1 U
129.         //        &~RCC_APB1RSTR1_LPTIM1RST        //bit31
     ( j! a7 G2 K; c. T( |( H
130.         //        &~RCC_APB1RSTR1_I2C3RST                //bit30
     
131.         //        &~RCC_APB1RSTR1_PWRRST                //bit28
     
132.         //        &~RCC_APB1RSTR1_FDCANRST        //bit25
     3 h4 x  {7 B% Q3 c  ]9 ~% ]" W
133.         //        &~RCC_APB1RSTR1_USBRST                //bit23
     2 L; K% h! j6 _/ b- O) L7 b" n6 S
134.         //        &~RCC_APB1RSTR1_I2C2RST                //bit22
     
135.         //        &~RCC_APB1RSTR1_I2C1RST                //bit21
     
136.         //        &~RCC_APB1RSTR1_UART5RST        //bit20
     0 S  B& N' w& m( f8 j2 z
137.         //        &~RCC_APB1RSTR1_UART4RST        //bit19
     
138.         //        &~RCC_APB1RSTR1_USART3RST        //bit18
     4 B/ v9 p6 R3 Y" O
139.         //        &~RCC_APB1RSTR1_USART2RST        //bit17
     
140.         //        &~RCC_APB1RSTR1_SPI3RST                //bit15
     ' N' q: F: g4 a1 ^# X( J
141.         //        &~RCC_APB1RSTR1_SPI2RST                //bit14
       F6 _% L1 L1 f! B1 M  R
142.         //        &~RCC_APB1RSTR1_CRSRST                //bit08
     & [8 J; g5 d* R3 H
143.                 &~RCC_APB1RSTR1_TIM7RST                //bit05
     
144.         //        &~RCC_APB1RSTR1_TIM6RST                //bit04
     
145.         //        &~RCC_APB1RSTR1_TIM5RST                //bit03
     
146.         //        &~RCC_APB1RSTR1_TIM4RST                //bit02
     
147.         //        &~RCC_APB1RSTR1_TIM3RST                //bit01
     / v( O# M" Y- S2 H4 D; U
148.         //        &~RCC_APB1RSTR1_TIM2RST                //bit00
     
149.         ;
     
150. 
     ' i5 N# ^  ]5 V- x
151.         RCC->APB1ENR1 |= 0                        //default: 0x0000 0400
     
152.         //        |RCC_APB1ENR1_LPTIM1EN                //bit31
     . {! m* E& I+ _
153.         //        |RCC_APB1ENR1_I2C3EN                //bit30
     7 I( ?1 I7 Z1 S! A
154.         //        |RCC_APB1ENR1_PWREN                        //bit28
     
155.         //        |RCC_APB1ENR1_FDCANEN                //bit25
     
156.         //        |RCC_APB1ENR1_USBEN                        //bit23
     1 K9 }% {8 f2 l8 M8 s0 @
157.         //        |RCC_APB1ENR1_I2C2EN                //bit22
     
158.         //        |RCC_APB1ENR1_I2C1EN                //bit21
       }6 m* G0 n' [( U6 b# |: j
159.         //        |RCC_APB1ENR1_UART5EN                //bit20
     
160.         //        |RCC_APB1ENR1_UART4EN                //bit19
     1 K  M- e; y, o& k
161.         //        |RCC_APB1ENR1_USART3EN                //bit18
     , u, p( Y/ s+ k: ?8 z; z5 k
162.         //        |RCC_APB1ENR1_USART2EN                //bit17
     - H: {7 _4 i% o7 U2 J4 K4 j3 p# \
163.         //        |RCC_APB1ENR1_SPI3EN                //bit15
     0 O6 ]" f9 z' l' w0 }' a
164.         //        |RCC_APB1ENR1_SPI2EN                //bit14
     $ s. i0 G/ C2 H. Z1 @6 f+ ]! G" q9 m% V
165.         //        |RCC_APB1ENR1_WWDGEN                //bit11
     1 v* w7 R" @* `" |3 c1 K9 C
166.         //        |RCC_APB1ENR1_RTCAPBEN                //bit10
     
167.         //        |RCC_APB1ENR1_CRSEN                        //bit08
     
168.                 |RCC_APB1ENR1_TIM7EN                //bit05
     
169.         //        |RCC_APB1ENR1_TIM6EN                //bit04
     
170.         //        |RCC_APB1ENR1_TIM5EN                //bit03
     
171.         //        |RCC_APB1ENR1_TIM4EN                //bit02
     
172.         //        |RCC_APB1ENR1_TIM3EN                //bit01
     
173.         //        |RCC_APB1ENR1_TIM2EN                //bit00
     
174.         ;
     
175. 
     7 J( ?( u$ C3 Z% Z) Y1 [. l$ Z  x  L
176. 
     
177.         RCC->APB1RSTR2 |= 0                        //default: 0x0000 0000
     
178.         //        |RCC_APB1RSTR2_UCPD1RST                //bit08
     
179.         //        |RCC_APB1RSTR2_I2C4RST                //bit01
     6 U6 K  X4 ]4 Y6 b7 r1 E9 F
180.         //        |RCC_APB1RSTR2_LPUART1RST        //bit00
     5 }6 O5 `2 M( Z! q' X9 ?  u
181.         ;
     2 y1 l! s* J3 W: `; P: B
182.         RCC->APB1RSTR2 &= 0xffffffff//default: 0x0000 0000
     9 ~# S  U& [, `2 W/ E
183.         //        &~RCC_APB1RSTR2_UCPD1RST        //bit08
     
184.         //        &~RCC_APB1RSTR2_I2C4RST                //bit01
     * Y% W4 w, k3 D9 I! R( c
185.         //        &~RCC_APB1RSTR2_LPUART1RST        //bit00
     7 F+ m! H" G3 b7 D8 N( `2 M8 {
186.         ;
     $ f  `6 E/ v: L' k) a9 X) m+ j8 y
187. 
     
188.         RCC->APB1ENR2 |= 0                        //default: 0x0000 0000
     ; R! Z0 |$ G' Y  K7 z$ E8 m; ^
189.         //        |RCC_APB1ENR2_UCPD1EN                //bit08
     
190.         //        |RCC_APB1ENR2_I2C4EN                //bit01
     
191.         //        |RCC_APB1ENR2_LPUART1EN                //bit00
     
192.         ;
     
193.         //--------------------------------------------------------------------------------------//
     
194.         //---------------------------------------- APB2 ----------------------------------------//
     , v2 Z1 G+ S" [  e2 ^0 {, }
195.         //--------------------------------------------------------------------------------------//
     
196.         RCC->APB2RSTR |= 0                        //default: 0x0000 0000
     3 \% E" I7 `/ ^& v  p, t
197.         //        |RCC_APB2RSTR_HRTIM1RST                //bit26
     
198.         //        |RCC_APB2RSTR_SAI1RST                //bit21
     
199.         //        |RCC_APB2RSTR_TIM20RST                //bit20
     
200.         //        |RCC_APB2RSTR_TIM17RST                //bit18
     
201.         //        |RCC_APB2RSTR_TIM16RST                //bit17
     
202.         //        |RCC_APB2RSTR_TIM15RST                //bit16
     
203.         //        |RCC_APB2RSTR_SPI4RST                //bit15
     
204.         //        |RCC_APB2RSTR_USART1RST                //bit14
     
205.         //        |RCC_APB2RSTR_TIM8RST                //bit13
     , r3 R+ m# A) f
206.         //        |RCC_APB2RSTR_SPI1RST                //bit12
     
207.         //        |RCC_APB2RSTR_TIM1RST                //bit11
     
208.         //        |RCC_APB2RSTR_SYSCFGRST                //bit00
     
209.         ;
     ! o( Y1 d% h9 R1 _  E! M, z- v
210.         RCC->APB2RSTR &= 0xffffffff        //default: 0x0000 0000
     
211.         //        &~RCC_APB2RSTR_HRTIM1RST        //bit26
     
212.         //        &~RCC_APB2RSTR_SAI1RST                //bit21
     + B/ I0 z; D. q& s( d6 |" a
213.         //        &~RCC_APB2RSTR_TIM20RST                //bit20
     8 w) M7 F, C/ C4 \+ w. K. |
214.         //        &~RCC_APB2RSTR_TIM17RST                //bit18
     - \9 Q" a+ Y" r" _; z% X5 `, a/ N* p
215.         //        &~RCC_APB2RSTR_TIM16RST                //bit17
     0 i+ H2 s2 N- K6 I( o( X: c# [4 P
216.         //        &~RCC_APB2RSTR_TIM15RST                //bit16
     2 V! ~- G9 }) c, R0 t8 L. n4 ?& k
217.         //        &~RCC_APB2RSTR_SPI4RST                //bit15
     ; d: _* k9 ^5 r, _: z6 M7 u
218.         //        &~RCC_APB2RSTR_USART1RST        //bit14
     
219.         //        &~RCC_APB2RSTR_TIM8RST                //bit13
     
220.         //        &~RCC_APB2RSTR_SPI1RST                //bit12
     
221.         //        &~RCC_APB2RSTR_TIM1RST                //bit11
     
222.         //        &~RCC_APB2RSTR_SYSCFGRST        //bit00
     
223.         ;
     
224. 
     
225.         RCC->APB2ENR |= 0                        //default: 0x0000 0000
     
226.         //        |RCC_APB2ENR_HRTIM1EN                //bit26
     
227.         //        |RCC_APB2ENR_SAI1EN                        //bit21
     
228.         //        |RCC_APB2ENR_TIM20EN                //bit20
     
229.         //        |RCC_APB2ENR_TIM17EN                //bit18
     % L/ M) Q6 C1 R5 _8 K2 P2 g
230.         //        |RCC_APB2ENR_TIM16EN                //bit17
     * m& }4 v% @+ x: _& t  @
231.         //        |RCC_APB2ENR_TIM15EN                //bit16
     
232.         //        |RCC_APB2ENR_SPI4EN                        //bit15
     : X0 n4 m# R- ~/ W) J& K
233.         //        |RCC_APB2ENR_USART1EN                //bit14
     & S$ `' q8 U5 S! u& E
234.         //        |RCC_APB2ENR_TIM8EN                        //bit13
     
235.         //        |RCC_APB2ENR_SPI1EN                        //bit12
     / m$ [: w0 H9 H) G" v. h8 ^
236.         //        |RCC_APB2ENR_TIM1EN                        //bit11
     
237.         //        |RCC_APB2ENR_SYSCFGEN                //bit00
     ) }  K- Y2 w( Q: S/ R: r) `
238.         ;
     : e$ |. U. {" s' ]; q* P. z& M  T9 E
239. }
     * n" D+ U  @# l& c" J2 L2 b

复制代码

+ R% S& [0 n& h2 J9 \9 O
8 d0 _) j2 o. Y! E0 ~/ w

! W( V7 K1 Q1 V2 q